功率因素校正集成電路的設計.pdf

1、隨著國家經濟的快速發(fā)展和人們生活水平的不斷提高，工業(yè)生產與家庭生活中的用電設備越來越多，電力需求不斷地增長，因此，提高用電效率，減少電網污染，已經成為普遍關注的研究課題。有源功率因素校正(APFC)技術很好地解決了上述問題，然而，基于分立元器件的傳統(tǒng)功率因素校正電路缺點明顯，不僅效率低、體積大，而且成本高?；贐CD工藝的功率因素校正集成電路和芯片已經成為人們研究開發(fā)的熱點，它不但實現了電路的小型化，而且更有實際價值，市場前景廣闊。

2、r>　　 本文工作主要體現在三個方面，首先簡要介紹了功率因素相關的基本概念，比較分析了各種功率因素校正的方法，以及各種控制方案的優(yōu)缺點，并在此分析的基礎上選擇了臨界導電模式方案，該方案優(yōu)勢明顯，比如功率因素高，控制方法簡單等。
　　 其次，完成了對參考芯片電路的提取和整理，并對電路結構及其優(yōu)缺點進行了詳細的分析?；谝陨涎芯康慕Y論，改進了模擬乘法器電路，提高了乘法系數，優(yōu)化了誤差放大器的頻率響應，并給出了整體電路結構。