多功能數字鐘課程設計

1、<p><b>　　目錄</b></p><p>　　設計任務···························

2、;····································1&l

3、t;/p><p>　　前言·································

4、;··································3</p>&l

5、t;p>　　1. 設計目的··································

6、··························4</p><p>　　2. 設計要求·····

7、83;····································&

8、#183;·················4</p><p>　　3. 設計的總體方案·············&

9、#183;····································

10、;····5</p><p>　　3.1 系統(tǒng)基本方案選擇與論證··························

11、···············5</p><p>　　3.1.1芯片的選擇方案和論證···············&

12、#183;······················5</p><p>　　3.1.2 顯示模塊選擇方案和論證·······

13、·····························5</p><p>　　3.1.3脈沖發(fā)生器的選擇方案和論證

14、3;·······························6</p><p>　　3.1.4 電路

15、設計最終方案與系統(tǒng)組成框圖····························6</p><p>　　3.2 1Hz標準脈沖發(fā)生器&

16、#183;····································

17、;········6</p><p>　　3.3 計數譯碼顯示·······················

18、;····························7</p><p>　　3.4 校正電路···&

19、#183;····································

20、;···············7</p><p>　　4. 單元電路的設計················

21、;····································

22、83;·7</p><p>　　4.1．振蕩器與分頻器的設計·····························

23、;·············7</p><p>　　4.2. 計數器與譯碼器的設計·················

24、·························8</p><p>　　5．校時電路的設計······&

25、#183;····································

26、;··········13</p><p>　　6. 結果分析·····················&

27、#183;····································

28、;·15</p><p>　　7．設計小節(jié)······························&#

29、183;····························15

30、 </p><p>　　8. 參考文獻····························&#

31、183;······························16</p><p>　　附錄·

32、83;····································&

33、#183;···························16</p><p>　　附錄1：數字鐘的主體電路邏輯圖··&

34、#183;····································

35、;·17</p><p>　　附錄2：所用元器件清單·····························

36、83;··················18</p><p>　　附錄3: 數字鐘的實物連線圖···········

37、3;································19</p><p>　　多

38、功能數字鐘 前言</p><p>　　數字鐘已成為人們常生活中必不可少的必需品，廣泛用于個人家庭以及車站、碼頭、劇院、辦公室等公共場所，給人們的生活、學習、工作、娛樂帶來極大的方便。由于數字集成電路技術的發(fā)展和采用了先進的石英技術，使數字鐘具有走時準確、性能穩(wěn)定、攜帶方便等優(yōu)點，它還用于計時、自動報時及自動控制等各個領域。 雖然現(xiàn)在市場上已有現(xiàn)成的數字鐘集成電路芯片，價格便宜、使用也方便，

39、但是這里介紹的自制數字電子表可以滿足使用者的一些特殊要求，輸出方式靈活，如可以隨意設置時、分、秒的輸出，改變顯示數字的大小等等。并且由于集成電路技術的發(fā)展，特別是MOS集成電路技術的發(fā)展，使數字電子鐘具有體積小、耗電省、計時準確、性能穩(wěn)定、維護方便等優(yōu)點。</p><p><b>　　內容摘要：</b></p><p>　　數字鐘是一個將“時”、“分”、“秒”顯示于人

40、的視覺器官的計時裝置。電路由時鐘脈沖發(fā)生器、時鐘計數器、譯碼驅動電路和數字顯示電路以及時間調整電路組成。用晶體振蕩器產生時間標準信號，這里采用石英晶體振蕩器。顯示器件選用LED七段數碼管。在譯碼顯示電路輸出的驅動下，顯示出清晰、直觀的數字符號。針對數字鐘會產生走時誤差的現(xiàn)象，在電路中就設計有有校準時間功能的電路。 </p><p>　　關鍵詞：數字鐘；分頻器；計時器；譯碼器

41、 </p><p><b>　　Abstract:</b></p><p>　　This digital clock is a time-device, which can display "hour", "minute", "second". The circuit co

42、nsists of the clock pulse generator, the clock counter, decoding drive circuit, digital display circuit and the time adjustment circuit. It generates time standard signal using crystal oscillator, here is the quartz crys

43、tal oscillator. Display component selects seven-segment numerical tube LED. Driven by decoding output circuit, it can display showing clear and intuitive figures. Due to walking error</p><p>　　Key words：Digi

44、tal clock; Divider；Timer；Decoder</p><p><b>　　1. 設計目的</b></p><p>　　數字鐘是一種用數字電路技術實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。</p><p>　　數字鐘從原理上講是一種典型的數

45、字電路，其中包括了組合邏輯電路和時序電路。因此，我們此次設計與制做數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘.而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法.且由于數字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。</p><p><b>　　2. 設計要求</b></p>&

46、lt;p><b>　　1.設計指標</b></p><p>　?。?）以12小時為一個周期；</p><p>　?。?）顯示時、分、秒；</p><p>　?。?）具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間；</p><p>　　（4）計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時；&

47、lt;/p><p>　　（5）為了保證計時的穩(wěn)定及準確須由晶體振蕩器提供表針時間基準信號。</p><p><b>　　2．設計要求</b></p><p>　?。?）畫出電路原理圖（或仿真電路圖）；</p><p>　?。?）元器件及參數選擇；</p><p>　?。?）電路仿真與調試；</p

48、><p><b>　　3．制作要求  </b></p><p>　　自行裝配和調試，并能發(fā)現(xiàn)問題和解決問題。</p><p>　　4．編寫設計報告  </p><p>　　寫出設計與制作的全過程，附上有關資料和圖紙，有心得體會。</p><p><b>　　3.設計的總體

49、方案</b></p><p>　　3.1芯片的選擇方案和論證：</p><p>　　3.1.1芯片的選擇方案和論證</p><p>　　CMOS與TTL電路的區(qū)別 1.CMOS是場效應管構成(單極性電路)，TTL為雙極晶體管構成（雙極性電路）2.COMS的邏

50、輯電平范圍比較大（5～15V），TTL只能在5V下工作 3.CMOS的高低電平之間相差比較大、抗干擾性強，TTL則相差小，抗干擾能力</p><p><b>　　差。</b></p><p>　　4.CMOS功耗很小，TTL功耗較大（1～5mA/門） 5.CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當 6.CMOS的噪聲容限比TT

51、L噪聲容限大</p><p>　　7.通常以為TTL門的速度高于“CMOS門電路。影響 TTL門電路工作速度的主要因素是電路內部管子的開關特性、電路結構及內部的各電阻阻數值。電阻數值越大，工作速度越低。管子的開關時間越長，門的工作速度越低。門的速度主要體現(xiàn)在輸出波形相對于輸入波形上有“傳輸延時”tpd。將tpd與空載功耗P的乘積稱為“速度-功耗積”，做為器件性能的一個重要指標，其值越小，表明器件的性能越 好（一般

52、約為幾十皮（10-12）焦耳）。與TTL門電路的情況不同，影響CMOS電路工作速度的主要因素在于電路的外部，即負載電容CL。CL是主要影響器件工作速度的原因。由CL所決定的影響CMOS門的傳輸延時約為幾十納秒。 8.TTL電路是電流控制器件，而coms電路是電壓控制器件。</p><p><b>　　方案一: </b></p><p>　　采用89C51芯片作為

53、硬件核心，采用Flash ROM，內部具有4KB ROM 存儲空間,能于3V的超低壓工作,而且與MCS-51系列單片機完全兼容,但是運用于電路設計中時由于不具備ISP在線編程技術, 當在對電路進行調試時，由于程序的錯誤修改或對程序的新增功能需要燒入程序時，對芯片的多次拔插會對芯片造成一定的損壞。</p><p><b>　　方案二:</b></p><p>　　采用7

54、4LS系列的芯片為核心,雖然結構簡單，但通俗易懂，不像單片機系統(tǒng)的復雜內部結構。既能更好的了解數字鐘的工作原理，也是廣大初學者的首選芯片之一。</p><p>　　3.1.2 顯示模塊選擇方案和論證：</p><p><b>　　方案一：</b></p><p>　　采用LCD液晶顯示屏,液晶顯示屏的顯示功能強大,可顯示大量文字,圖形,顯示多樣

55、,清晰可見,但是價格昂貴,需要的接口線多,所以在此設計中不采用LCD液晶顯示屏.</p><p><b>　　方案二：</b></p><p>　　采用點陣式數碼管顯示，點陣式數碼管是由八行八列的發(fā)光二極管組成，對于顯示文字比較適合,如采用在顯示數字顯得太浪費,且價格也相對較高,所以也不用此種作為顯示.</p><p><b>　　方

56、案三：</b></p><p>　　采用七段數碼管以其原理簡單、功能單一、界面美觀大方等諸多優(yōu)點，所以選擇它作為顯示部分。</p><p>　　3.1.3脈沖發(fā)生器的選擇方案和論證：</p><p><b>　　方案一：</b></p><p>　　采用由三與非門構成的環(huán)形振蕩器為核心的電路產生1HZ脈沖信號

57、，但它受</p><p>　　溫度的影響很大，頻率的穩(wěn)定性不高，所以很難滿足設計要求。</p><p><b>　　方案二：</b></p><p>　　采用CMOS型555芯片，輸入阻抗高達10數量級，定時長，功耗小，非常適合本電路的設計要求。</p><p>　　3.1.4 電路設計最終方案與系統(tǒng)組成框圖</p

58、><p>　　綜上各方案所述,對此次作品的方案選定: 采用以74LS系列的芯片為核心設計; 555提供時鐘脈沖; 七段數碼管作為顯示。</p><p><b>　　系統(tǒng)組成框圖</b></p><p>　　數字鐘的基本功能為：準確計時，以數字形式形式時分秒的時間，小時的計時要求為“12翻1”，分和秒的計時要求為60進制。</p>&l

59、t;p>　　擴展功能：定時控制  仿廣播電臺正點報時 報整點時數 觸摸報整點時數</p><p>　　數字鐘電路系統(tǒng)的組成框圖為：</p><p>　　該系統(tǒng)的工作原理是：振蕩器產生的穩(wěn)定高頻脈沖信號，作為數字鐘的時間基準，再經分頻器輸出標準秒脈沖。秒計數器計滿60后向分計數器進位，分計數計滿60后向小時計數器進位，小時計數器按照“12翻1”規(guī)律計數。計數器的輸出經譯碼器送

60、顯示器。計時出現(xiàn)誤差時可以用校時電路進行校時、校分、校秒。擴展電路必須在主體電路正常運行的情況下才能進行功能擴展。</p><p>　　3.2. 1Hz標準脈沖發(fā)生器：</p><p>　　1Hz標準脈沖發(fā)生器是數字鐘的核心部分，它的精度和穩(wěn)定度決定了數字鐘的質量。通常用晶體振蕩器發(fā)出的脈沖經過整形、分頻獲得1Hz的標準秒脈沖。本實驗中采用由集成電路定時器555與RC組成的多諧振蕩器，將1

61、000Hz的脈沖經過三個74LS90進行逐級分頻最后得到標準的1Hz秒脈沖。</p><p>　　3.3. 計數譯碼顯示 秒、分、時分別為六十進制、六十進制、十二進制，可以采用同步或異步中規(guī)模計數器完成。 譯碼采用74LS48譯碼器驅動共陽極數碼管。</p><p>　　3.4. 校正電路

62、 由于走時不準確而造成顯示的時間快或慢，就要對表進行校準。這一功能利用手動單脈沖對其進行校準。</p><p>　　4. 單元電路的設計</p><p>　　4.1．振蕩器與分頻器的設計</p><p>　　4.1.1振蕩器的設計

63、 本次設計采用的振蕩器是由集成電路定時器555與RC組成的多諧振蕩器。如圖所示：</p><p>　　圖（１）555與RC組成的多諧振蕩器</p><p>　　多諧振蕩器是一種自激振蕩電路，該電路在接通電源后無需外接觸發(fā)信號就能產生一定頻率和幅值的矩形波或方波。由于多諧振蕩器在工作過程中不存在穩(wěn)定狀態(tài)，故又稱為無穩(wěn)

64、態(tài)電路。首先用555振蕩器產生高頻脈沖信號，接著用分頻器對該脈沖信號進行處理，得到頻率為1Hz的穩(wěn)定脈沖信號，將其輸入計數器，采用8421BCD碼計數，然后譯碼器將8421BCD信號譯成十進制信號輸送到顯示器顯示出時間，在分頻器和計數器還連接一個校正電路，可完成對小時和分的校正。</p><p>　　4.1.2. 分頻器的設計

65、 </p><p>　　分頻器的功能主要有兩個： Ａ.產生標準秒脈沖信號 Ｂ.提供功能擴展電路所需要的信號，如仿電臺報時用的

66、1kHz的高音頻信號和500Hz的低音頻信號等。 分頻器首先采用三片集成74LS90芯片把555振蕩管輸出的1kHz高頻脈沖將其轉換成1Hz的標準脈沖信號穩(wěn)定輸出，使計數器開始 從秒個位計數。因每片為1／10分頻，3三片級聯(lián)則可獲得所需要的頻率信號，即第一片的Q0端輸出頻率為500Hz,第二片的Q3端輸出為10Hz，第三片的Q3端輸出為1Hz。</p><p>　　圖（2）  74LS90

67、引腳圖</p><p>　　表1 74LS90功能表</p><p>　　4.2計數器與譯碼器的設計 </p><p>　　4.2.1. 計數器</p><p>　?。?分和秒計數器都是模M=60的計數器 ,其計數規(guī)律為00—01—…—58—59—00… 選74LS92

68、作十位計數器，74LS90作個位計數器，再將它們級聯(lián)組成模數M=60的計數器. 十分之一秒計數器和分計數器是十進制，所以只需要將 74LS90 接成十進制即可。電路圖如下： </p><p>　　圖（3）  74LS90構成十進制計數器  </p><p>　　時間

69、計數單元：     時間計數單元有時計數、分計數和秒計數等幾個部分。 要實現(xiàn) 0.1 秒計數，須設計一個 10 進制計數器；要實現(xiàn)秒計數，須設計一個 60 進制計數器；要實現(xiàn)分計數，須設計一個 10 進制計數器，這里選用 74LS90 實現(xiàn)。</p><p>　　74LS92 內部是由 4 個主從觸發(fā)器和用作除 2 計數器及計數周期長度為除6的3位2進制計數器所用的附加選

70、通所組成。為了利用本計數器的最大計數長度（十二進制），可將Q B 輸入同 Q A 輸出連接，輸入計數脈沖可加到輸入A上，此時輸出如功能表（2）所示。</p><p>　　圖（4）  74Ls92 復位計數功能表  圖 （5） 74LS92引腳圖 </p><p>　　表 2 74

71、LS92 計數功能表</p><p>　　注：輸出QA與輸入B相連接</p><p>　　74LS90 是二 -- 五十進制計數器，所以設計一個60進制秒計數器要用兩個 74LS90 ，當計數狀態(tài)一到 01100000 立即清零。但是用90實現(xiàn)六進制時須將QC,QA分別接 R0(1)、R0(2)，這樣由啟動停止電路輸出的啟動停止秒表工作的信號就無法接到 R0(1)、R0(2)處控制。所以本

72、設計中改用 74LS92 實現(xiàn) 60 進制計數。所以六十進制計數器電路圖如下</p><p>　　圖(6).  74LS92 及 74LS90 構成六十進制計數器</p><p>　　時計數器是一個“12翻1”的特殊進制計數器 即當數字鐘運行到12時59分59秒時，秒的個位計數器再輸入一個秒脈沖時，數字鐘應自動顯示為01時00分00秒，實現(xiàn)日常生活中習慣用的計時規(guī)律,選用74LS

73、191和74LS74 。 </p><p>　　表3 “12翻1”小時計數時序</p><p>　　圖（7）時計數器十二進制</p><p>　　圖（8） 74LS191引腳圖</p><p>　　計數器的狀態(tài)要發(fā)生兩次跳躍：一是計數器計數到9，即個位計數器狀態(tài)為Q03Q02 Q01Q00=1001后，在下一步計數

74、脈沖作用下計數器進入暫態(tài)1010，利用暫態(tài)的兩個1即Q03Q01使個位異步置0，同時向十位計數器進位使Q10=1；二是計數器計到12后，在第13個計數器脈沖作用下個位計數器的狀態(tài)應為Q03Q02Q01Q00=0001，十位計數器的Q10=0，第二次跳躍的十位清“0”和個位置“1”信號可由 暫態(tài)為“1”的輸出端Q10，Q01，Q00來產生由上述分析得74LS191的控制方程式來完成計數器第一次置“0”，計數器計到1時改變74 LS191

75、的加∕減控制模式，使其原來的加法計數器變?yōu)闇p法計數器在第13個計數器脈沖來到時，個位計數器減1，使十位計數器清“0”，使計數器的狀態(tài)為Q10=0，Q03Q02Q01Q00=0001。</p><p>　　表4 74LS191的功能表</p><p>　　用置位法將74LS191接成N進制加法計數器的步驟： 1．S￣ 和M接成“0”電平；

76、 2．把初狀態(tài)接到D3—D0； 3．把輸出端的末狀態(tài)的下一狀態(tài)的“1”信號通過與非門接到LD￣端。</p><p>　　74LS74

77、 74LS74是一個邊沿觸發(fā)器數字電路器件，每個器件中包含兩個相同的、相互獨立的邊沿觸發(fā)D觸發(fā)器電路模塊。</p><p>　　表5 74LS74的邏輯功能表和邏輯符號</p><p>　　圖（9）74ls74芯片引腳圖 </p><p>　　4.2.2. 譯碼器</p><p>　　圖（10）74LS48引腳

78、 通過74LS48可以把時分秒計數器的值譯為十進制數并且通過LED顯示出來。LTˉ為試燈輸入： 當 LT￣ =0 時， IBˉ / YBR ˉ=1 時，若七段均完好，顯示字形是“8”，該輸入端常用于檢查74LS48 顯示器的好壞；當LTˉ =1 時，譯碼器方可進行譯碼顯示。IBRˉ 用來動態(tài)滅零，當 LTˉ = 1 時，且IBRˉ =0， 輸入7，A3A2A1A0=0000 時，則　IBˉ / YBRˉ =0 使數字符的各段熄

79、滅； IBˉ / YBRˉ 為滅燈輸入/滅燈輸出，當 IBˉ =0 時不管輸入如何, 數碼管不顯示數字； IBRˉ 為控制低位滅零信號,當　YBRˉ =1 時, 說明本位處于顯示狀態(tài)； 若YBRˉ =0, 且低位為零, 則低位零被熄滅。詳見功能表</p><p>　　表5 74LS48功能表</p><p><b>　　5.校時電路的設計</b></p>

80、;<p>　　對校時電路的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。校時方式有兩種——“快校時”和“慢校時”， “快 校時”是，通過開關控制，使計數器對1Hz的校時脈沖計數?！奥r”是用手動產生單脈沖做校時脈沖。圖（11）所示的為校時、校分電路。其中S1為校“分”用的控制開關，S2為?！皶r”用的控制開關，它們的控制功能如表1.1所示。校時脈沖采用分頻器輸出的1HZ脈沖。同時為了

81、緩解開關S1或 S2為“0”或“1”時產生的抖動，需在開關處各并接一電容。</p><p>　　圖（11）校時電路的設計</p><p>　　表（12）校時開關的功能</p><p>　　校對電路原理：當數字鐘出現(xiàn)誤差時，需校準。校對時間總是在標準時間到來之前進行，一般分四個步驟：首先把小時計數器置到所需的數字；然后再將分計數器置到所需數字；在此同時或之后，應將秒計

82、數器清零，時鐘暫停計數，處于等待啟動；當選定的標準時刻到達的瞬間，按起動按鈕，電路則從所預置時間開始計數。</p><p><b>　　6. 結果分析</b></p><p><b>　　1.信號源測試</b></p><p>　　在整個數字鐘的制作過程中，信號源以外的部分，只要器件無損壞，則都能正常工作，而信號源的信號

83、頻率卻在各個器件無損壞的情況下有較大的偏差，要對信號源進行調整，調整是通過控制555的分壓電阻實現(xiàn)的，具體數學公式如下：</p><p>　　R1+2*R2<T/0.7C1</p><p>　　若信號源頻率偏低，則通過減小電阻/電容值來加快頻率，反之通過增加電阻/電容來降低頻率。 在本設計中可以求出T/0.7C1=14.2 KΩ,又因為R1’=2 KΩ,R2=5.1 KΩ,則可以算出

84、滑動變阻器的只要小于2 KΩ。</p><p><b>　　2.數碼管的檢測</b></p><p>　　測量數碼管3、8腳之間是否短路，之后檢測其他各腳與3、8腳之間是否短路，通常正常情況的阻值是500KΩ~1000KΩ。</p><p>　　七段式數碼管的各段是否完好，可以用萬用表歐姆檔進行檢測。因為本次設計中用的是3、8腳共陰極型，所以將

85、萬用表的黑表筆接觸3腳或8腳，紅表筆分別接觸其他各引腳，對應的數碼管各段亮起就表示其是好的。</p><p><b>　　3.主體電路的裝調</b></p><p>　　根據圖1所示的數字鐘系統(tǒng)組成框圖，按照信號的流向分級安裝，逐級級聯(lián)，這里的每級組成數字鐘的各功能電路。級聯(lián)時如果出現(xiàn)時序配合不同步，或尖峰脈沖干擾，引起邏輯混亂，則可以增加多級邏輯門來延時。如果顯示字

86、符變化很快，模糊不清，這可能是電源電流的跳變引起的，則可在集成電路器件的電源端Vcc加退耦濾波電容。通常用幾十微法的大電容與0.01uF的小電容相并聯(lián)來作為退耦濾波電容。</p><p><b>　　4.電路問題與調試</b></p><p>　　所有線路接好后，必定要進行電路的調試與檢測。本設計中遇到的問題有如下幾點：</p><p>　　4

87、.1. 一開始只有秒脈沖，分與時都不動。這是因為沒有把脈沖信號接到分與時的電路上。</p><p>　　4.2. 連接校時開關的方發(fā)錯誤。校時開關應有兩個常開觸點和兩個常閉觸點，這次設計要求接入的是兩個常開觸點，使得可以手動給出脈沖信號，用以檢測分與時的進制。而我們把兩個常閉觸點連接起來，導致電路短路，沒有信號輸出。</p><p>　　4.3. 脈沖輸出不穩(wěn)定，時斷時續(xù)。這就要調節(jié)滑動變

88、阻器的阻值來穩(wěn)定。也有可能是555芯片電路的問題。</p><p><b>　　7. 設計小結</b></p><p>　　通過這次數字電路的設計是我提高了自己的思維能力，動手能力。數字電路是一門涉及面最廣，涵蓋內容最多，所以它需要綜合性的能力，并且它對學生也進行了綜合性的訓練，這鐘訓練是通過進行某一課題的設計，安裝，調試來完成的。總之，通過這次的設計，不論是對于

89、我現(xiàn)在的學習，還是今后從事電子設計，研制電子產品都是收益菲淺的． </p><p>　　本次的設計我的題目是數字時鐘的設計．數字鐘是日常生活中不可或缺的．不論在家庭中還是在交通中，它的使用范圍都是極其廣泛的．從原理上說，它是一個典型的數字電路，其中包括組合邏輯電路，時序電路和５５５組成的多諧振蕩器．數字鐘可實現(xiàn)整點報時功能和定時功

90、能，在生活中帶給人們極大的方便。而通過這次設計，我也了解了日常生活中數字鐘的原理，增長了知識。我還通過這次的設計熟悉并掌握了電路設計CAD的各個基本功能。 </p><p>　　在這兩周期間，從一開始研究原理，到如何布線，再到如何焊一塊又漂亮又實用的板子。經歷了無數勞動，最后當板子焊好后還是出現(xiàn)了問題，通過一遍又一遍的電路檢查與芯片測試，終于成功了。在檢查板子的過程中，我們發(fā)現(xiàn)在接板子前就應該把所有的芯片檢測一遍

91、，這樣有利于在最后查問題時可以先排除芯片問題，直接把注意力放在接線和焊點的問題上。所以今后不論做什么事情都要先把順序理好再動手實踐，這樣可以事半功倍。</p><p>　　這次設計真的讓我獲益匪淺。不僅在充實了我的專業(yè)知識，也鍛煉了我的動手能力，還教會了我一些做事的方法。</p><p>　　8. 參考文獻</p><p>　　1. 《電子技術基礎》數字部分（

92、第五版）  主編 康華光 高等教育出版社 2. 《電子線路設計·實驗·測試》（第三版） 主編 謝自美 華中科技大學出版社 3. 《集成電路應用實例集錦》 凌肇元編著 北京，人民郵電出版社，1983年4. 《電子線路CAD實用教程》（第三版） 潘永雄

93、沙河 編著 西安電子科技大學出版社 5. 《模擬電子技術基礎簡明教程》 楊素行 第三版．北京：高等教育出版社，2006.5 </p><p>　　6.《 數字電路與邏輯設計》 王建珍 北京：人民郵電出版社，200</p><p><b>　　附錄</

94、b></p><p>　　附錄1：數字鐘的主體電路邏輯圖 附錄2：所用元器件清單 附錄3: 數字鐘的實物連線圖</p><p>　　附錄1：數字鐘的主體電路邏輯圖</p><p>　　附錄2：所用元器件的清單：