智能制造車間級網(wǎng)絡構建及其安全設計.pdf

1、《中國制造2025》和《智能制造發(fā)展規(guī)劃(2016-2020)》的相繼發(fā)布，加快了我國智能制造的規(guī)劃和布局，以全力搶占先進制造業(yè)發(fā)展的制高點。隨著信息化和工業(yè)化的不斷深度融合，工業(yè)互聯(lián)網(wǎng)開放程度越來越高，這也向網(wǎng)絡信息安全提出了嚴峻的挑戰(zhàn)，如何解決智能制造中網(wǎng)絡信息安全問題變得迫在眉睫。
　　本論文針對智能制造車間級網(wǎng)絡，分析并設計了網(wǎng)絡安全方案和數(shù)據(jù)加密方式。在此基礎上，首先完成了系統(tǒng)硬件平臺的電路設計。電路設計包括系統(tǒng)電源AD

2、P5050、FPGA參考時鐘和參考電源、JTAG配置、DDR3存儲K4B2G1646C、千兆以太網(wǎng)KSZ9031MNX、以太網(wǎng)連接器RJ45等模塊。
　　在網(wǎng)絡安全和密碼及編碼學的研究基礎上，采用自頂而下的設計思想完成了系統(tǒng)的軟件設計。軟件設計分為兩部分，一部分接口FPGA，另一部分為算法FPGA。接口FPGA軟件設計主要包含千兆以太網(wǎng)PHY配置，UDP協(xié)議、IP協(xié)議、ARP協(xié)議、DDR3的轉換控制及UniPHY IP配置、數(shù)據(jù)收

3、發(fā)等模塊；算法FPGA軟件設計主要包含數(shù)據(jù)的輸入寄存和校驗、AES密鑰擴展、AES加解及解密算法、SM4密鑰擴展、SM4加解及解密算法和SM3算法等模塊。在設計過程中分析了FPGA的片上資源及Verilog編碼效率。
　　完成了系統(tǒng)仿真。利用Modsim完成了各子模塊和系統(tǒng)整體的RTL級仿真，并對仿真結果進行了分析和判斷。最后設計了系統(tǒng)的測試方案，并完成了系統(tǒng)的子模塊和整體測試。子模塊測試主要利用QuartusII的SignalT