基于FPGA的高速IPSec協(xié)議實現(xiàn)技術研究.pdf

1、隨著國際互聯(lián)網(wǎng)絡的迅猛發(fā)展，網(wǎng)絡應用的不斷豐富，Intenret已經(jīng)從最初以學術交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡安全性需求日益增加，高速網(wǎng)絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網(wǎng)速無限制的追求，高速網(wǎng)絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協(xié)議被廣泛的應用于防火墻和安全網(wǎng)關中，但對IPSec協(xié)議的處理會大大增加網(wǎng)關的負載，成為千兆網(wǎng)實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀，研究基于高性能FPGA實現(xiàn)千兆IPSe

2、c協(xié)議的設計技術。 目前，國外IPSec協(xié)議實現(xiàn)已經(jīng)芯片化，達到幾千兆的速率，但是國內產(chǎn)品多以軟件實現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協(xié)議為出發(fā)點的千兆網(wǎng)絡系統(tǒng)環(huán)境模型，從硬件體系結構到各個模塊的劃分以及各個模塊