電子設(shè)備EFT測試與性能分析.pdf

1、在目前的電子產(chǎn)品中，大都存在著各種各樣的電磁干擾。這些電磁干擾不僅影響到電子設(shè)備的正常工作，而且會造成電子設(shè)備中某些元器件的損害，降低了電子設(shè)備的EMC性能。本文從電快速瞬變脈沖群試驗(EFT)出發(fā)，探討了EFT對電子設(shè)備性能的影響。
　　 本文首先從系統(tǒng)級EFT試驗和IC級EFT試驗兩方面出發(fā)，詳細介紹了EFT實驗的一些基礎(chǔ)知識，對電快速瞬變脈沖群的測試方法和測試系統(tǒng)進行詳細的介紹，并且給出了測試系統(tǒng)的搭建標(biāo)準(zhǔn)和實例。

2、　　 其次對電快速瞬變脈沖群從其頻譜、耦合機理、干擾途徑、實現(xiàn)抗EFT干擾的措施手段等方面分別進行了介紹和探討。在進行芯片的EFT測試前，分析了芯片的技術(shù)資料，進行IC級電磁兼容測試板的設(shè)計與制作。
　　 然后對設(shè)備和芯片分別進行了系統(tǒng)級和IC級的EFT測試。根據(jù)測試數(shù)據(jù)和電路原理圖，分析了設(shè)備和芯片的失效原因。
　　 一方面對設(shè)備的控制板PCB進行干擾分析，在布局布線等版圖優(yōu)化和電路設(shè)計方面提出了一系列的整改意見；對

3、整個設(shè)備的接地方式進行了分析，找出了接地所存在的電磁兼容風(fēng)險；還對電源輸入端口干擾抑制和設(shè)備中的光電隔離問題進行了分析，提出了整改措施；同時還給出了軟件設(shè)計抗擾方面的參考方案。
　　 另一方面對試驗芯片進行失效分析，分析了EFT對芯片所造成的損傷，提出了一種對慢速干擾信號起作用的EFT保護電路，并進行了仿真優(yōu)化，并且總結(jié)了一些版圖上和電路上常用的防止和抑制芯片Latch up現(xiàn)象的有效措施。
　　 最后，對整改后的設(shè)備和