基于方程和仿真混合的模擬集成電路優(yōu)化設(shè)計方法研究.pdf

1、數(shù)字集成電路的設(shè)計已達到較高的自動化水平，而模擬集成電路的設(shè)計自動化則發(fā)展緩慢，目前仍以人工設(shè)計方法為主，是集成電路設(shè)計的瓶頸所在。優(yōu)化設(shè)計是實現(xiàn)模擬電路設(shè)計自動化的重要途徑，本文探討了基于方程和仿真混合的優(yōu)化設(shè)計方法。
　　電路優(yōu)化方法主要有兩種：基于方程的優(yōu)化和基于仿真的優(yōu)化?；诜匠痰膬?yōu)化由于所有性能都通過公式解析計算，因而優(yōu)化速度很快，但因為解析公式是近似的，結(jié)果精度不高?；诜抡娴膬?yōu)化可給出高精度的結(jié)果，但因優(yōu)化過程中大

2、量調(diào)用仿真器，計算代價高昂。本文提出一種基于誤差增量模型的方程-仿真混合優(yōu)化方法，可大幅減少仿真器的調(diào)用次數(shù)，降低計算成本，同時又具備與基于仿真方法幾乎相同的精度。主要思想是以基于方程的優(yōu)化結(jié)果作為出發(fā)點，通過構(gòu)造電路性能準確值與解析近似之間的差值增量模型，對一個誤差不斷減小的近似優(yōu)化問題迭代求解逐步獲得問題的準確解，每一次迭代在上一次優(yōu)化解附近構(gòu)造新的差值增量模型。
　　文章以環(huán)形振蕩器、二級運算放大器及共源共柵放大電路等三個電