EPON協(xié)議分析儀中幀采集及其邏輯功能的實(shí)現(xiàn)與研究.pdf

1、隨著PON網(wǎng)絡(luò)的高速建設(shè)，其設(shè)備市場(chǎng)正在迎來(lái)新的發(fā)展機(jī)遇，各類基于PON技術(shù)的標(biāo)準(zhǔn)、設(shè)備和應(yīng)用均取得了迅速的發(fā)展，相關(guān)配套測(cè)試設(shè)備或儀表的市場(chǎng)需求也將得到進(jìn)一步的加大。同時(shí)，為了便于管理、監(jiān)測(cè)和維護(hù)各種在網(wǎng)運(yùn)行的無(wú)源光網(wǎng)絡(luò)終端及其相關(guān)接入設(shè)備的性能、確保更優(yōu)的用戶體驗(yàn)，PON網(wǎng)絡(luò)協(xié)議分析儀的研發(fā)將會(huì)進(jìn)入一個(gè)加速發(fā)展的新階段。
　　鑒于此，本文基于EPON系統(tǒng)的協(xié)議體系及工作原理，設(shè)計(jì)并開(kāi)發(fā)了一款能夠符合實(shí)際需求的PON網(wǎng)絡(luò)協(xié)議分析

2、儀。
　　在本協(xié)議分析儀的研發(fā)過(guò)程中，重點(diǎn)研究了EPON協(xié)議分析儀幀采集系統(tǒng)的物理層及數(shù)據(jù)鏈路層的相關(guān)技術(shù)。在物理層，研究了PMA子層、PCS子層和RS層的邏輯功能，其中PMA子層討論了LVDS數(shù)據(jù)接收模塊的實(shí)現(xiàn)過(guò)程，PCS子層實(shí)現(xiàn)了同步狀態(tài)檢測(cè)、控制碼檢測(cè)、8B/10B譯碼、FEC解碼等重要功能，RS子層完成了對(duì)數(shù)據(jù)幀的進(jìn)一步解析與校驗(yàn)；在數(shù)據(jù)鏈路層，實(shí)現(xiàn)了MAC層邏輯功能的設(shè)計(jì)，即對(duì)上層已經(jīng)處理好的數(shù)據(jù)按照用戶的需求過(guò)濾之后，

3、將所需要的幀封裝到以太網(wǎng)幀結(jié)構(gòu)中，然后通過(guò)SGMII接口將其輸出到計(jì)算機(jī)上做進(jìn)一步的解析。
　　本課題的開(kāi)發(fā)環(huán)境為Altera的Quartus II軟件，通過(guò)該軟件編寫Verilog HDL程序來(lái)完成幀采集系統(tǒng)中各個(gè)功能模塊的設(shè)計(jì)，并使用其內(nèi)嵌的SignalTap II邏輯分析儀、波形仿真工具來(lái)對(duì)所開(kāi)發(fā)的模塊進(jìn)行驗(yàn)證與分析。此外，第三方仿真工具M(jìn)odelsim也被使用，來(lái)對(duì)一些大型的模塊進(jìn)行仿真和研究。
　　最后，本文通過(guò)搭