納米數(shù)字電路軟錯(cuò)誤率分析關(guān)鍵技術(shù)研究.pdf

1、半導(dǎo)體制造技術(shù)的持續(xù)發(fā)展，使得如今的納米尺寸集成電路中晶體管尺寸、供電電壓和關(guān)鍵電荷持續(xù)減小，由于集成電路已廣泛應(yīng)用于生產(chǎn)生活中，因此對(duì)由空間輻射效應(yīng)引發(fā)的集成電路可靠性問(wèn)題提出嚴(yán)峻的挑戰(zhàn)。納米尺度下，芯片規(guī)模指數(shù)級(jí)增長(zhǎng)，晶體管對(duì)中子和高能粒子輻射更加敏感，芯片遭受軟錯(cuò)誤影響的機(jī)率也大幅提高，高能粒子入射可能同時(shí)影響兩個(gè)或多個(gè)物理相連的節(jié)點(diǎn)，產(chǎn)生單粒子多瞬態(tài)(single event multiple transients，SEMT)，

2、由SEMT導(dǎo)致的電路失效也變得愈發(fā)不可忽視，軟錯(cuò)誤已成為導(dǎo)致集成電路失效的重要原因之一。
　　為了有效評(píng)估輻照環(huán)境中不同電路對(duì)軟錯(cuò)誤的敏感程度，本文針對(duì)納米工藝集成電路的軟錯(cuò)誤率分析技術(shù)進(jìn)行研究，基于概率計(jì)算方法，提出一種考慮SEMT的數(shù)字電路軟錯(cuò)誤率評(píng)估方法，能夠有效指導(dǎo)集成電路容錯(cuò)設(shè)計(jì)，降低集成電路設(shè)計(jì)成本。主要研究?jī)?nèi)容與創(chuàng)新點(diǎn)如下:
　　1、詳細(xì)介紹了軟錯(cuò)誤的相關(guān)概念、電路可靠性影響因素與本文研究成果。并對(duì)軟錯(cuò)誤的產(chǎn)生

3、原理、傳播特性以及不同的計(jì)算方法進(jìn)行了詳盡地分析。重點(diǎn)闡述了考慮SET或SEMT的數(shù)字電路軟錯(cuò)誤率評(píng)估技術(shù)，并分析了各方法的優(yōu)缺點(diǎn)。深入學(xué)習(xí)了位于邏輯門級(jí)的集成電路中軟錯(cuò)誤的產(chǎn)生與傳播特性。在現(xiàn)有的軟錯(cuò)誤率評(píng)估技術(shù)基礎(chǔ)上，實(shí)現(xiàn)了一種考慮SEMT的數(shù)字電路軟錯(cuò)誤率評(píng)估方法。
　　2、針對(duì)基于輸入向量的電路軟錯(cuò)誤率評(píng)估方法存在向量空間不完備，評(píng)估速度較慢的問(wèn)題，實(shí)現(xiàn)一種基于概率的數(shù)字電路軟錯(cuò)誤率評(píng)估模型。使用“四值邏輯”與信號(hào)概率對(duì)S

4、EMT脈沖的產(chǎn)生與傳播過(guò)程進(jìn)行精確的建模，有效地減少了計(jì)算復(fù)雜度，提高了軟錯(cuò)誤率(soft error rate, SER)評(píng)估速度。
　　3、面對(duì)集成電路在生產(chǎn)生活中的廣泛應(yīng)用性，集成電路的可靠性問(wèn)題已變得愈加不容忽視。為了有效評(píng)估集成電路的軟錯(cuò)誤率，提出一種精確的考慮SEMT的數(shù)字電路軟錯(cuò)誤率計(jì)算方法。該方法通過(guò)解析電路門級(jí)網(wǎng)表提取產(chǎn)生SEMT故障的位置對(duì);使用雙指數(shù)電流源模型模擬粒子轟擊電路的過(guò)程進(jìn)行故障注入，利用提出的SE