基于FPGA的多通道數(shù)字接收機(jī)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、第三次科技信息技術(shù)革命后，現(xiàn)代戰(zhàn)爭(zhēng)早已和以往的戰(zhàn)爭(zhēng)形勢(shì)有了很大的不同，戰(zhàn)爭(zhēng)不再比拼兵力。在未來的戰(zhàn)爭(zhēng)中的部隊(duì)、裝備以及戰(zhàn)場(chǎng)都將會(huì)是數(shù)字化的，而數(shù)字化的關(guān)鍵是信息的獲取。信息的獲取以及安全傳輸將是未來戰(zhàn)爭(zhēng)的重要組成部分。在電子偵察系統(tǒng)中，最重要的部分莫過于電子偵察接收機(jī)，它的主要功能是接收戰(zhàn)場(chǎng)復(fù)雜的電磁環(huán)境下的復(fù)合信號(hào)，并且從中篩選分析出有效的信息。
　　本文所設(shè)計(jì)的一種多通道數(shù)字接收機(jī)包含了理想化數(shù)字接收機(jī)的主要特點(diǎn)。多通道數(shù)字接

2、收機(jī)通過六個(gè)模數(shù)轉(zhuǎn)換器通道對(duì)信號(hào)進(jìn)行欠采樣處理，并由 FPGA對(duì)信號(hào)進(jìn)行數(shù)字下變頻（DDC）以及離散時(shí)間傅里葉變換（DTFT）處理，將得到的有效頻譜信息按照約束的協(xié)議傳到后級(jí)上位機(jī)。由于采用了多信道并行處理的方式，顯著的增加了單臺(tái)數(shù)字接收機(jī)的信息處理容量。而數(shù)字下變頻以及離散時(shí)間傅里葉變換處理等工作都在 FPGA中完成，顯著的降低了接收機(jī)的硬件復(fù)雜程度，提高了信號(hào)的實(shí)時(shí)處理能力，和信號(hào)的截獲概率。
　　為了提高設(shè)計(jì)的質(zhì)量，合理設(shè)計(jì)

3、各種參數(shù)，系統(tǒng)在前期論證的時(shí)候采用了大量的理論仿真，最終確定了系統(tǒng)對(duì)輸入中頻信號(hào)的算法處理流程以及具體的參數(shù)。
　　本設(shè)計(jì)的硬件系統(tǒng)采用了六路模數(shù)轉(zhuǎn)換通道，對(duì)輸入的中頻信號(hào)進(jìn)行帶通采樣，采樣數(shù)據(jù)交由FPGA進(jìn)行理論算法方面的處理，F(xiàn)PGA將處理后的數(shù)據(jù)，存儲(chǔ)到兩片DDR II芯片中。最終按照上位機(jī)的具體參數(shù)要求，通過通信接口傳輸?shù)缴衔粰C(jī)。本設(shè)計(jì)使用了時(shí)鐘分配芯片ICS853S111AI，輸出的七路時(shí)鐘分別供給六路ADC和一片F(xiàn)PG

4、A。
　　本文主要詳細(xì)介紹了設(shè)計(jì)的硬件部分，包括各種相關(guān)器件的選型以及外圍電路的設(shè)計(jì)，同時(shí)給出了在FPGA中所進(jìn)行的信號(hào)處理算法的基本理論分析。此外，還對(duì)設(shè)計(jì)中的接口部分：ADC到FPGA間的數(shù)碼轉(zhuǎn)換、FPGA與上位機(jī)的通信協(xié)議以及程序設(shè)計(jì)、FPGA與DDR II芯片的數(shù)據(jù)存儲(chǔ)設(shè)計(jì)這三部分進(jìn)行了介紹。
　　最后，對(duì)系統(tǒng)整體進(jìn)行了封裝測(cè)試，首先測(cè)試了各個(gè)子模塊的功能，然后測(cè)試系統(tǒng)的整體性能以及與上位機(jī)的數(shù)據(jù)通信，最后將調(diào)試好的