

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、模數(shù)轉(zhuǎn)換器,作為模擬和數(shù)字信號之間轉(zhuǎn)換的橋梁,是信號處理過程中不可缺少的設(shè)備。流水線型模數(shù)轉(zhuǎn)換器,由于其可以將功耗、速度、分辨率等方面之間的折衷做到最好,因此廣泛應(yīng)用于圖像處理、移動通信、數(shù)字高清視頻、快速以太網(wǎng)等等領(lǐng)域中。
工藝尺寸和電源電壓的縮減,大大降低了數(shù)字電路的面積和功耗,但是同時也增加了模擬及模數(shù)混合電路設(shè)計的難度。傳統(tǒng)結(jié)構(gòu)的流水線型模數(shù)轉(zhuǎn)換器的設(shè)計瓶頸在于高增益大帶寬運放的設(shè)計。該運放功耗占系統(tǒng)功耗的比重較大,電
2、源利用效率比較低,并且運放的輸入輸出信號范圍嚴重影響了系統(tǒng)的信號范圍和線性度。無運放結(jié)構(gòu)的余量放大電路已成為模數(shù)轉(zhuǎn)換器設(shè)計領(lǐng)域一大熱點。
采用過零檢測器和電流源的結(jié)構(gòu),代替高增益大帶寬運放的設(shè)計,由于是開環(huán)放大,并不需要穩(wěn)定的閉環(huán)反饋,可以降低系統(tǒng)功耗,擴展信號的動態(tài)范圍,同時大大減小工藝尺寸和電源電壓縮減給電路設(shè)計帶來的影響。
本文采用GSMC0.18um CMOS工藝,在1.8V電源電壓下,基于過零檢測的結(jié)構(gòu),設(shè)
3、計了一個10位,10MHz的流水線型模數(shù)轉(zhuǎn)換器。
出于功耗和速度的折衷,系統(tǒng)采用了無采樣保持(S/H-less)1.5bit/級的結(jié)構(gòu)來實現(xiàn)。整個系統(tǒng)共11級流水線,其中前十級產(chǎn)生數(shù)字輸出,最后一級作為前級的負載。全差分結(jié)構(gòu)設(shè)計中,為了減小單級失調(diào)和降低電源噪聲,采用帶 dummy結(jié)構(gòu)的電流源,提高了系統(tǒng)的線性度和共模抑制特性。過零檢測器采用預(yù)放大加緩沖的結(jié)構(gòu),對輸出波形進行整形。最大采用1.5bit/級的流水線結(jié)構(gòu)和相同的級
4、間增益,降低了級間增益電路和數(shù)字校正電路設(shè)計的復(fù)雜性。除了模數(shù)轉(zhuǎn)換器核心電路模塊的設(shè)計外,還包括不交疊時鐘電路、基準(zhǔn)電壓和電流產(chǎn)生電路等等。整個系統(tǒng)的版圖在GSMC1P6M工藝下完成。
仿真結(jié)果表明,在10MHz的采樣頻率下,當(dāng)輸入信號頻率為1MHz的正弦波時,模數(shù)轉(zhuǎn)換器的無雜散動態(tài)范圍為66.39dB,有效位數(shù)達到8.57bit,差分非線性為1.36LSB,積分非線性為2.24LSB,電路的核心功耗為22.5mW。整個系統(tǒng)版
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于過零檢測器的流水線式ADC的研究.pdf
- CMOS PIPELINE ADC的分析與設(shè)計.pdf
- 基于過零檢測器的逐次逼近-流水線混合型ADC研究.pdf
- CMOS Pipeline ADC-帶隙基準(zhǔn)電壓源的設(shè)計.pdf
- 基于過零檢測技術(shù)的Pipelined ADC研究.pdf
- 基于SoC低功耗Pipeline ADC的設(shè)計.pdf
- 基于SAR ADC的CMOS溫度傳感器的設(shè)計.pdf
- 基于過零點檢測的自給時鐘增量型Σ-ΔADC設(shè)計.pdf
- 一種基于過零檢測器的流水線模數(shù)轉(zhuǎn)換器的研究.pdf
- 基于CMOS工藝的10位SAR ADC的研究與設(shè)計.pdf
- 智能電池電源管理系統(tǒng)中過流檢測器的設(shè)計.pdf
- 基于180nm CMOS工藝的SAR ADC優(yōu)化設(shè)計研究.pdf
- 應(yīng)用于細胞檢測的CMOS圖像傳感器ADC的設(shè)計.pdf
- 12位50MHz Pipeline ADC的設(shè)計.pdf
- 基于圖論的檢測器布局.pdf
- 基于CMOS 18位的Σ-ΔADC調(diào)制器的設(shè)計與仿真.pdf
- 基于Hough變換的車道檢測器的設(shè)計.pdf
- 12 bit Pipeline ADC中采樣保持電路的設(shè)計.pdf
- 高速高精度pipeline ADC測試的研究.pdf
- 基于CPLD的雷達檢測器的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論