用于CMOS圖像傳感器的低電壓列級ADC的研究.pdf

1、CMOS圖像傳感器自誕生至今，已經(jīng)取得了長足發(fā)展，廣泛的應用在消費電子、醫(yī)療、航天和軍事等前沿高精尖領域。隨著工藝技術的不斷發(fā)展，圖像傳感器的尺寸和供電電壓也隨之逐步降低，由此也帶來了功耗的顯著下降。未來低電壓低功耗的圖像傳感器必將成為圖像傳感器領域發(fā)展研究的重要方向。模數(shù)轉換器作為其中模擬電壓和數(shù)字信息之間的轉換媒介，其性能優(yōu)劣直接決定了圖像傳感器最終的成像質量，是圖像傳感器讀出電路的重要組成部分。研究低電壓列級ADC也就成為了低電壓

2、低功耗圖像傳感器研究領域的關鍵部分。
　　為了在低電壓小尺寸條件下，實現(xiàn)圖像傳感器需要的高精度量化，本文借助Σ-ΔADC過采樣和噪聲整形等特性，在傳統(tǒng)Σ-ΔADC基礎上，研究了適用于圖像傳感器的增量型Σ-ΔADC。首先從推導其最基本的一階結構的時域和頻域原理入手，對其量化特性進行了深入分析，并在此基礎上進行了結構擴展；通過對二階結構和三階結構的理論分析對比，選擇了二階增量型Σ-ΔADC結構作為本文為圖像傳感器設計的列級ADC結構。

3、通過綜合系統(tǒng)穩(wěn)定性和非理想型因素的考慮，確定了電路參數(shù)。同時為滿足調制器的低壓要求，本文采用了一種增益自舉反相器代替了傳統(tǒng)的運算放大器，降低了供電電壓要求并有效減小了整體功耗。另外在這種二階增量型Σ-ΔADC的基礎上進一步加入了輔助SAR ADC，通過將量化過程分為粗細兩步量化，降低了量化所需要的時鐘周期數(shù)，提高了轉換速率。
　　本文采用SMIC65nm CMOS工藝，實現(xiàn)了應用于CMOS圖像傳感器列級結構的增量型Σ-ΔADC，并

4、在1V供電電壓情況下進行了仿真驗證。結果表明：這種ADC信噪失真比達到80.4dB，有效位數(shù)為13.01位，整體功耗為25μW，最大積分非線性0.726LSB，滿足低電壓圖像傳感器的列級應用需求。同時本文對該ADC進行了進一步結構改進，實現(xiàn)了兩步增量放大型ADC，仿真結果顯示：在1.2V供電電壓情況下，這種改進ADC達到了81.26dB的信噪失真比和13.21位的有效位數(shù)，將前一種二階增量型Σ-ΔADC實現(xiàn)同精度所需要的時鐘周期數(shù)由20