低功耗時域模數(shù)轉(zhuǎn)換器的研究.pdf

1、傳統(tǒng)電壓域 ADC實現(xiàn)高速高精度與先進 CMOS工藝兼容性問題一直困擾著學術界,本論文研究適用于納米尺寸工藝的新型時域ADC架構,擺脫高線性度對高增益運算放大器的依賴,探索低增益運算放大器實現(xiàn)高線性度電壓時間轉(zhuǎn)換電路,提出借用流水線思想突破時間數(shù)字轉(zhuǎn)換電路的低速低精度限制,最后基于55nm CMOS工藝設計12位100MSPS時域ADC,并進行仿真驗證架構的可行性。
　　論文首先介紹ADC基本架構和性能參數(shù),分析傳統(tǒng)電壓域ADC架

2、構在納米工藝下實現(xiàn)高速高精度的局限性,總結國內(nèi)外新型ADC架構發(fā)展趨勢,研究適用于納米尺寸工藝的時域ADC架構。
　　其次,闡述基于MDAC結構的電壓時間轉(zhuǎn)換電路工作原理,討論運算放大器和連續(xù)比較器的設計參數(shù)對轉(zhuǎn)換電路輸出時間脈寬信號性能的影響,模型驗證低增益運算放大器實現(xiàn)高線性度電壓時間轉(zhuǎn)換電路的可行性,將電壓域信號轉(zhuǎn)換到時域信號以待在時域量化,從而突破納米尺寸工藝不利于模擬電路設計的瓶頸。
　　然后,根據(jù)傳統(tǒng)延遲線時間數(shù)

3、字轉(zhuǎn)換電路的缺陷,借用流水線思想搭建高性能流水線時間數(shù)字轉(zhuǎn)換電路架構,提高時域的量化能力,進一步,推導時域流水線架構的時間脈寬傳輸函數(shù),研究級間數(shù)字時間轉(zhuǎn)換電路的核心模塊,借用時間寄存器來實現(xiàn)時域流水線架構異步量化,設計無需校正的脈寬序列時間放大器實現(xiàn)高線性度的時間脈寬放大。
　　最后,基于55nm CMOS數(shù)字工藝設計12位100MHz時域ADC架構,電壓時間轉(zhuǎn)換電路在電壓域?qū)崿F(xiàn)2.5位量化,輸出1位符號位和時間脈寬信號,流水線