

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、系統(tǒng)芯片間對數(shù)據(jù)傳輸速率的要求不斷提高,使得串行器/解串器(Serializer and Deserializer,SerDes)技術(shù)得到了越來越多的關(guān)注。由于測試設(shè)備帶寬需大于信號速率,且探針接入會對信號產(chǎn)生影響,因而對高速SerDes(HSS)功能芯片知識產(chǎn)權(quán)(IP)進(jìn)行誤碼率與眼圖的測試成為挑戰(zhàn)。
為了對高速信號眼圖測試,本論文設(shè)計(jì)了片上眼開監(jiān)視器電路。相比于傳統(tǒng)的基于模板的二維眼開監(jiān)視器電路,本論文提出的設(shè)計(jì)方案無需進(jìn)
2、行初始采樣時(shí)鐘與眼圖中心對齊的操作,測試過程設(shè)置與測試結(jié)果記錄由數(shù)字控制模塊完成。所提出的片上眼開監(jiān)視器方案具有獲得一個(gè)周期內(nèi)信號眼圖打開大小信息的特點(diǎn)。在TSMC65nm工藝下,片上眼開監(jiān)視器可完成對單鏈路12.5Gbps信號眼圖的測試,垂直偏差20mV,水平偏差4ps。
為了實(shí)現(xiàn)對HSS電路的誤碼率測試,本論文設(shè)計(jì)了片上偽隨機(jī)碼的產(chǎn)生檢測電路與測試路徑。為了實(shí)現(xiàn)對核內(nèi)寄存器的讀寫,本論文設(shè)計(jì)了基于串口與JTAG協(xié)議的接口訪
3、問電路。在TSMC65nm工藝下,8位并行產(chǎn)生模塊運(yùn)行頻率為3.2GHz,8位檢測模塊運(yùn)行頻率為1.8GHz,可應(yīng)用于12.5Gbps的HSS電路中進(jìn)行誤碼率的測試。
為了實(shí)現(xiàn)對仿真系統(tǒng)中誤碼率的測試,本論文提出了基于噪聲模型和統(tǒng)計(jì)理論的系統(tǒng)誤碼率評價(jià)方法。通過矩估計(jì)量與樣本容量的選取,可對仿真系統(tǒng)的誤碼率進(jìn)行快速評價(jià)?;谖覀兲岢龅慕y(tǒng)計(jì)測試信噪比的方法,當(dāng)樣本容量選為3100,此時(shí)樣本方差估計(jì)總體方差的誤差在5%內(nèi)的置信度達(dá)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 10.3125gbps高速serdes芯片的測試方法研究
- 高速SERDES接口的關(guān)鍵電路設(shè)計(jì).pdf
- 10Gbps SerDes中的高速接口設(shè)計(jì).pdf
- 高速SerDes發(fā)送器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速SERDES接口建模與鎖相環(huán)設(shè)計(jì).pdf
- 高速SERDES接口芯片設(shè)計(jì)關(guān)鍵技術(shù)研究.pdf
- SerDes芯片設(shè)計(jì)驗(yàn)證及測試技術(shù)研究.pdf
- 20Gb-s高速SerDes中CDR與FFE設(shè)計(jì).pdf
- 高速SERDES中自適應(yīng)均衡器與VCO的設(shè)計(jì).pdf
- 高速SerDes信號和均衡技術(shù)研究.pdf
- 高速SerDes系統(tǒng)的時(shí)鐘恢復(fù)電路設(shè)計(jì)研究.pdf
- 高速SerDes中時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)研究.pdf
- SERDES芯片的驗(yàn)證與測試研究.pdf
- 10G SerDes中高速鎖相環(huán)的設(shè)計(jì)與研究.pdf
- 用于高速SerDes接口的編解碼及收發(fā)電路設(shè)計(jì).pdf
- 高速SerDes芯片中鎖相環(huán)電路的研究.pdf
- 高速SerDes接口芯片中抖動仿真技術(shù)的研究.pdf
- 基于多階信號調(diào)制技術(shù)的高速SerDes物理層電路設(shè)計(jì)優(yōu)化.pdf
- serdes introduction
- 應(yīng)用于高速SerDes中八相位壓控振蕩器的設(shè)計(jì).pdf
評論
0/150
提交評論