基于FPGA的USB接口實時數(shù)據(jù)采集與處理系統(tǒng).pdf_第1頁
已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、數(shù)據(jù)采集與處理系統(tǒng)在現(xiàn)代通信與測量中被廣泛的應(yīng)用,本文針對課題“浮游植物粒徑分布于濃度測量系統(tǒng)”中的實時數(shù)據(jù)采集與處理部分,設(shè)計實現(xiàn)了該系統(tǒng)中熒光信號脈沖寬度的測量和多普勒信號頻譜的計算的功能。本系統(tǒng)采用FPGA技術(shù),以FPGA為主芯片,與PC機連接采用USB總線,利用其中的數(shù)據(jù)處理功能模塊對經(jīng)過AD轉(zhuǎn)換后的采集數(shù)據(jù)進行處理,把處理后的信息傳輸?shù)経SB總線上,從而對信息進行數(shù)據(jù)分析。
　　 本文主要闡述了基于FPGA的USB接口

2、實時數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計方案,設(shè)計方案主要涉及到ADC、FPGA和USB接口方案的選取及配置,利用Xilinx公司的開發(fā)工具ISE設(shè)計出各個功能模塊,并對其進行綜合驗證,對綜合后的結(jié)果通過ModelSim與ISE自帶的仿真工具進行了仿真驗證。
　　 本系統(tǒng)設(shè)計采用了Xilinx公司Spartan3E系列中有著比較豐富的存儲單元的XC3S1600E作為系統(tǒng)主芯片。利用Xilinx公司提供的開發(fā)工具ISE中自帶的IP核資源及硬件

3、描述語言verilog建模,設(shè)計出FIFO、熒光信號處理、FFT運算、時鐘控制DCM等模塊,并對上述的模塊進行綜合仿真,根據(jù)系統(tǒng)結(jié)構(gòu)的整體架構(gòu)將不同的模塊有機地結(jié)合起來。上述模塊運算后的結(jié)果通過USB接口模塊傳輸?shù)経SB總線上,實現(xiàn)與PC機相連,USB接口方案利用了Cypress公司生產(chǎn)的CY7C68013。
　　 本系統(tǒng)通過加載輸入由開發(fā)工具ISE中所自帶的Crodic IP核搭建出的正弦信號發(fā)生器產(chǎn)生的正弦信號作為輸入,利用

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論