寬帶線性調(diào)頻信號(hào)產(chǎn)生方法及實(shí)現(xiàn)研究.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、現(xiàn)代戰(zhàn)場(chǎng)的作戰(zhàn)要求需要雷達(dá)不僅能“看得見”，而且要“看的清”，這就要求雷達(dá)不僅作用距離遠(yuǎn)、測(cè)量精度高，而且分辨率要高乃至能成像。寬帶線性調(diào)頻是一種適用于高分辨或成像雷達(dá)的信號(hào)形式。
　　本文對(duì)雷達(dá)性能與雷達(dá)信號(hào)之間的聯(lián)系作了介紹，分析寬帶線性調(diào)頻信號(hào)的優(yōu)勢(shì)。介紹了多種寬帶線性調(diào)頻信號(hào)的產(chǎn)生方式，并對(duì)各種實(shí)現(xiàn)方法作出評(píng)估比較，運(yùn)用FPGA+高速DAC以DDS技術(shù)實(shí)現(xiàn)寬帶線性調(diào)頻信號(hào)。本文的研究重點(diǎn)是低速的FPGA與高速DAC數(shù)據(jù)匹配

2、技術(shù)以及高速DAC的使用。首先通過計(jì)算仿真多路DDS信號(hào)合成單路DDS信號(hào)，驗(yàn)證設(shè)計(jì)的正確性，然后按照設(shè)計(jì)方案設(shè)計(jì)了硬件電路并開發(fā)了系統(tǒng)軟件。選用的高速雙端口DAC器件和高速DDR數(shù)據(jù)傳輸可以使得FPGA數(shù)據(jù)端口運(yùn)行速度降為DAC時(shí)鐘的1/4，在FPGA內(nèi)部采用多路并行DDS信號(hào)合成，使得FPGA內(nèi)數(shù)據(jù)率大大的降低。采用AD9739特有的MIXMODE可以直接獲得第二、第三奈奎斯特區(qū)域的射頻線性調(diào)頻信號(hào)，并對(duì)產(chǎn)生的信號(hào)進(jìn)行了測(cè)試。測(cè)試結(jié)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論