超高速數(shù)據(jù)采集與傳輸技術(shù)研究.pdf

1、超高速數(shù)據(jù)采集系統(tǒng)在現(xiàn)代電子偵察和高分辨率雷達等應(yīng)用領(lǐng)域中扮演著重要角色，針對超高速數(shù)據(jù)采集系統(tǒng)實現(xiàn)中所面臨的超高速采集與大容量數(shù)據(jù)傳輸?shù)葐栴}，本文提出了相應(yīng)的解決方案，設(shè)計實現(xiàn)了超高速數(shù)據(jù)采集系統(tǒng)。論文的研究內(nèi)容和取得的成果具體如下：
　　1、論證了微小型化超高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案，完成了系統(tǒng)硬件的研制。根據(jù)系統(tǒng)需求，確定了基于EV10AQ190A的系統(tǒng)開發(fā)方案，對系統(tǒng)的模擬前端、數(shù)據(jù)接收與傳輸模塊、系統(tǒng)互連、時鐘模塊以及電源

2、模塊進行了論證分析和設(shè)計，最后提出了超高速數(shù)據(jù)采集系統(tǒng)的總體設(shè)計方案。同時，分析解決了系統(tǒng)在 PCB設(shè)計中所遇到的混合信號模塊布局和高速差分信號線布線等問題。
　　2、基于ISERDES1對高速串行數(shù)據(jù)的串并轉(zhuǎn)換技術(shù)進行了研究。高速串行數(shù)據(jù)的串并轉(zhuǎn)換是超高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵問題之一，基于 ISERDES1設(shè)計了串并轉(zhuǎn)換邏輯實現(xiàn)了1:4的串并轉(zhuǎn)換，將625MHz的DDR模式數(shù)據(jù)降速為312.5MHz的 SDR模式數(shù)據(jù)。根據(jù) EV1

3、0AQ190A采樣數(shù)據(jù)的輸出順序，設(shè)計了采樣數(shù)據(jù)重排邏輯，實現(xiàn)了EV10AQ190A單、雙通道工作模式下的數(shù)據(jù)重排。提出了自適應(yīng)動態(tài)延時調(diào)整機制，實現(xiàn)了對源同步時鐘延時的自適應(yīng)動態(tài)調(diào)整，仿真結(jié)果表明邏輯工作正?？煽俊?br>　　3、基于 DDR3控制軟核（MIG）實現(xiàn)了大容量數(shù)據(jù)的高速動態(tài)緩存?；贛IG的 USER INTERFACE設(shè)計了 DDR3的讀寫控制狀態(tài)機，簡化了 USER INTERFACE的控制接口，增強了狀態(tài)機的可移植