基于FPGA的數(shù)字頻率合成系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、本論文為中國航天科技集團第七研究院院級預先研究項目，主要以XX雷達為背景，產(chǎn)生XX雷達所需的跳頻信號及線性調(diào)頻信號。本論文研究的意義在于通過本次預研，掌握全相參跳頻頻率合成的關(guān)鍵技術(shù)，為企業(yè)后續(xù)高性能全相參體制雷達在發(fā)射高純度信號與接收弱信號能力等方面提供技術(shù)支撐，在抗雜波，同頻異步，有源干擾等方面提供一定的技術(shù)支撐，為后續(xù)頻綜系統(tǒng)的工程化提供技術(shù)儲備，提高企業(yè)自身的研發(fā)能力。
　　本論文主要研究內(nèi)容就是通過直接數(shù)字合成技術(shù)（DD

2、S）＋直接模擬頻率（DS）的混合式頻率合成方式實現(xiàn)參考信號的全相參、低相噪、低雜散、頻率高速捷變及生成線性跳頻信號。本論文分為數(shù)字和模擬兩大部分。本論文主要研究數(shù)字部分，數(shù)字部分主要由兩片AD9852芯片和一片F(xiàn)PGA芯片構(gòu)成。
　　文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率

3、合成(DDS)的原理、電路結(jié)構(gòu)等。重點介紹DDS技術(shù)在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。先對軟件實現(xiàn)過程進行了線性調(diào)頻信號產(chǎn)生流程設(shè)計，跳頻信號產(chǎn)生流程設(shè)計。然后按照流程設(shè)計中特定的算法計算出AD9852產(chǎn)生不同周期、不同脈寬的線性調(diào)頻信號和跳頻信號時所需的工作模式狀態(tài)，頻率起始量，頻率增量，頻率步進量，并將頻率起始量，頻率增量，頻率步進轉(zhuǎn)換成十六進制的頻率控制字并制表，通過FPGA將線性調(diào)頻信號及跳頻信號的頻率控制字表存