高速串行總線信號(hào)完整性分析.pdf

1、21世紀(jì)以來(lái)，人類(lèi)進(jìn)入信息化時(shí)代。短短幾年之內(nèi)，電子產(chǎn)品的更新周期逐步縮短。智能電子設(shè)備在功能越來(lái)越強(qiáng)大的同時(shí)逐漸向低功耗、便攜性好等方向發(fā)展。為了滿足電路高速、穩(wěn)定、低功耗等技術(shù)指標(biāo)，對(duì)PCB(Printed CircuitBoard)的設(shè)計(jì)要求也更加嚴(yán)格。在這種情況下，關(guān)于高速串行總線以及信號(hào)完整性的研究日益為工程師們所關(guān)注。
　　本文采用行業(yè)內(nèi)廣泛使用的ANSYS軟件進(jìn)行場(chǎng)路協(xié)同仿真，通過(guò)場(chǎng)分析器對(duì)模型進(jìn)行求解形成等效子電路

2、模型，將子電路模型鏈接到路仿真器中進(jìn)行仿真。再將路仿真器的仿真結(jié)果通過(guò)激勵(lì)推送方式輸出到場(chǎng)仿真器中，得到系統(tǒng)實(shí)際工作激勵(lì)源下的電磁輻射和傳輸特性。仿真過(guò)程中通過(guò)建立差分線、過(guò)孔和連接器的3D模型，并結(jié)合芯片的IBIS(Input/Output Buffer Informational Specifation)模型對(duì)高速互連通路進(jìn)行了系統(tǒng)級(jí)的仿真。在此過(guò)程中獲得了降低傳輸線損耗的方法，并得到了建立過(guò)孔模型的寶貴經(jīng)驗(yàn)。同時(shí)，通過(guò)場(chǎng)路的協(xié)同仿