基于FPGA的雷達運動目標檢測系統(tǒng)設計.pdf

1、雷達工作的電磁環(huán)境比較復雜，經(jīng)常受到各種雜波干擾。為了提取出所需目標，需要對雜波進行抑制。在工程實現(xiàn)中，一般采用動目標顯示、動目標檢測、恒虛警和雜波圖等方法來實現(xiàn)。現(xiàn)場可編程邏輯門陣列（FPGA）處理速率高，帶寬大，配合DDR3強大的緩存能力，可以實現(xiàn)對雷達回波數(shù)據(jù)的高速處理。
　　本論文對運動目標檢測的相關(guān)算法進行了仿真分析，給出了工程實現(xiàn)方式，論文主要從以下幾點展開的：
　　1.從鋸齒線性調(diào)頻連續(xù)波雷達的工作原理出發(fā)，仿

2、真了抑制固定地物雜波的動目標顯示技術(shù)。比較了動目標顯示的不同實現(xiàn)方式和優(yōu)缺點；針對動目標檢測技術(shù)，給出兩種多普勒濾波器組的實現(xiàn)方式；針對雷達信號檢測時的恒虛警檢測處理，給出了四種恒虛警電路的實現(xiàn)方式；利用零通道幅度信息，建立了零速雜波圖，并給出了超雜波檢測方法；針對多普勒聚心技術(shù)，給出了工程實現(xiàn)方式。
　　2.完成了硬件平臺的設計。給出了信號處理板的結(jié)構(gòu)框圖，該處理板板間和板內(nèi)數(shù)據(jù)傳輸帶寬大，可以滿足內(nèi)外接口需求。給出了該硬件平臺

3、的 FPGA資源，該 FPGA集成度高，功耗低，并且能夠反復編程；內(nèi)部流水處理，能夠大大降低處理延時，提高數(shù)據(jù)處理速度；有著更多的邏輯資源、乘法器和控制器等硬件資源，可以快速的進行信號處理和邏輯控制。FPGA內(nèi)部存儲空間有限，在進行數(shù)據(jù)處理的過程中需要緩存大量的數(shù)據(jù)。DDR3由于具有高速、大容量存儲等優(yōu)點，可以很好的與FPGA配合來實現(xiàn)數(shù)據(jù)緩存的功能。
　　3.給出了雷達信號處理的運動目標檢測方案。設計了動目標顯示、動目標檢測、恒