一種高速存儲陣列控制接口的設計與實現.pdf

1、隨著電子科技的發(fā)展，數據采集、傳輸能力不斷提高，對實時性數據的存儲要求提出了極大的挑戰(zhàn)。如何在滿足性能要求的前提下設計出成本低、容量大、速度快和便攜的高速數據存儲系統(tǒng)成為目前的研究熱點。
　　本文提出了一種以FPGA為開發(fā)平臺，以PowerPC為控制中心，基于SATA2.0協議的嵌入式高速數據存儲系統(tǒng)設計方案。該方案以FPGA集成硬核GTX為高速串行傳輸通道，選用當下讀寫速度最快的SSD為存儲載體，采用DDR2 SDRAM作為高速

2、緩存，滿足了系統(tǒng)存儲指標要求。
　　論文主要工作如下：
　　1．由于本設計中對高速串行信號傳輸的嚴格要求，本文對VPX規(guī)范進行深入研究，結合整個系統(tǒng)中插件板板間低速控制信號和高速串行信號的傳輸要求，設計了符合設計要求的VPX背板。
　　2.系統(tǒng)的高速串行數據傳輸是由FPGA內集成的GTX核實現的。本文對GTX的結構、屬性和實現原理及相關編碼技術進行研究。設計完成了板間高速數據傳輸及內部數據拼接并通過了測試。
　　

3、3.芯片CDCE62005為GTX模塊提供了高性能的參考時鐘，文章對該芯片的原理、配置和設計中經常遇到的問題，進行分析，為高速串行收發(fā)器的穩(wěn)定工作提供保障。
　　4. SATA控制器在FPGA中的邏輯實現是文本的設計重點。通過對SATA2.0協議物理層、鏈路層、傳輸層、應用層的研究，完成了各模塊的設計工作，并將其封裝成EDK下SATA控制器的IP核。
　　5.根據項目要求，給出嵌入式系統(tǒng)的設計方案，結合XILINX嵌入式開發(fā)