基于VHDL的靜態(tài)存儲器糾編碼芯片設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩56頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、空間應(yīng)用計算機(jī)硬件系統(tǒng)的電子器件容易受到電磁場的輻射和重粒子的沖擊，導(dǎo)致星載計算機(jī)中的數(shù)據(jù)特別是存儲器中的數(shù)據(jù)出現(xiàn)小概率的錯誤，這種錯誤若不及時進(jìn)行糾正，將會影響計算機(jī)系統(tǒng)的運行和關(guān)鍵數(shù)據(jù)的正確性。為了消除空間環(huán)境中單粒子翻轉(zhuǎn)(SEU)的影響，目前星載計算機(jī)中均對靜態(tài)存儲器存儲單元采用檢錯糾錯(EDAC)設(shè)計。
　　本文基于一種采用VHDL硬件描述語言的靜態(tài)存儲器糾錯編碼芯片設(shè)計與實現(xiàn)，首先論述了糾錯編碼理論與應(yīng)用；其次，提出了糾

2、錯編碼芯片的詳細(xì)設(shè)計要求，包括芯片各個模塊的結(jié)構(gòu)劃分以及具體功能；之后，介紹了專用集成電路的設(shè)計流程；最后，給出了糾錯編碼芯片的具體設(shè)計過程，包括邏輯設(shè)計、物理設(shè)計、仿真驗證以及芯片測試等。該芯片采用0.5um1P3M CMOS工藝設(shè)計，面積為9.5×9.5 mm2，最高工作頻率33MHz，經(jīng)過流片實測與用戶上機(jī)試用，各項技術(shù)指標(biāo)達(dá)到設(shè)計要求。
　　糾錯編碼芯片采用ASIC設(shè)計流程實現(xiàn)，具備自動糾正靜態(tài)存儲器中一位錯誤的功能，可為

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論