16位音頻Σ-Δ調制器的設計與實現.pdf_第1頁
已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、近年來隨著大規(guī)模集成電路與數字信號處理技術、計算機技術的發(fā)展,高精度模數轉換器的需求越來越大。Σ-ΔADC是一種采用過采樣、噪聲整形以及數字降采樣濾波技術來實現高精度的模數轉換器。相比于傳統的NyquistADC,Σ-ΔADC降低了對模擬電路性能以及器件匹配的要求,易于采用標準CMOS工藝實現低成本、低功耗和高精度。本文所研究的主要內容是利用開關電容技術來實現16bits音頻Σ-ΔADC中調制器的設計。主要研究內容及成果如下:
　

2、　(1)在深入理解Σ-ΔADC的基本原理以及查閱了大量文獻后,分析了Σ-Δ調制器的拓撲結構,根據所設計的16bits音頻Σ-Δ調制器的精度要求,最終確立采用1位量化、三階單環(huán)、前饋型Σ-Δ調制器的電路結構。
　　(2)在MATLAB中導入delta-sigma toolbox,編寫程序設計出所采用調制器結構的級間系數。分析了影響Σ-Δ調制器性能的主要非理想性因素,在MATLAB/Simulink中完成了非理想條件下的Σ-Δ調制器的

3、系統級設計,仿真結果表明調制器具有108.2dB的信噪比,有效位為17.67bits。
　　(3)根據系統級設計確定的參數,采用開關電容技術,完成了調制器各個組成模塊的電路設計,包括一種A類跨導運算放大器(OTA)、1bit量化器、兩相非交疊時鐘發(fā)生器、CMOS開關、反饋DAC、帶隙基準電壓源以及偏置電路等,并最終完成了整個調制器的電路設計。
　　(4)在Cadence/Virtuoso中完成了調制器各個電路模塊的版圖以及整

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論