基于高速LVDS的串并轉(zhuǎn)換電路設(shè)計(jì)與研究.pdf

1、隨著信息技術(shù)的發(fā)展，數(shù)據(jù)量越來越大，傳統(tǒng)的I/O接口由于自身的限制越來越不能滿足現(xiàn)實(shí)需求。低壓差分信號(hào)傳輸技術(shù)(Low Voltage Differential Signaling，LVDS)具有低噪聲、低功耗、高可靠、節(jié)省成本和強(qiáng)集成能力等優(yōu)點(diǎn)，因此成為了解決I/O接口問題的一種新技術(shù)。
　　 本文基于ANSI/TIA/EIA-644標(biāo)準(zhǔn)，研究了基于高速LVDS的串并轉(zhuǎn)換電路。在此基礎(chǔ)上，根據(jù)功能將其分為L(zhǎng)VDS接收電路和串并

2、轉(zhuǎn)換電路兩個(gè)主要模塊。
　　 在LVDS接收電路中，通過ESD保護(hù)電路、軌對(duì)軌放大電路、遲滯比較電路、整形緩沖電路和失效保護(hù)電路的設(shè)計(jì)，完成了將2.5Gbps的LVDS信號(hào)轉(zhuǎn)化為CMOS信號(hào)的工作。仿真結(jié)果表明，整個(gè)LVDS接收電路的延時(shí)為0.45ns，上升時(shí)間為0.04ns，下降時(shí)間為0.03ns，占空比為37∶36，滿足設(shè)計(jì)要求。
　　 在串并轉(zhuǎn)換電路中，為了滿足高速和低時(shí)鐘的要求，采用一種樹型結(jié)構(gòu)和移位寄存器結(jié)構(gòu)級(jí)

3、聯(lián)的串并轉(zhuǎn)換電路。通過占空比為1∶4的5分頻器、樹型結(jié)構(gòu)串并轉(zhuǎn)換電路和移位寄存器結(jié)構(gòu)串并轉(zhuǎn)換電路的設(shè)計(jì)，將1路2.5Gbps的數(shù)據(jù)轉(zhuǎn)化為10路250Mbps的數(shù)據(jù)。仿真結(jié)果表明，整個(gè)串并轉(zhuǎn)換電路的功能正確，滿足設(shè)計(jì)要求。
　　 此外，本文在版圖方面進(jìn)行了研究，對(duì)匹配、串?dāng)_、噪聲、寄生效應(yīng)、閂鎖效應(yīng)和天線效應(yīng)分別進(jìn)行了論述，給出相應(yīng)的解決辦法。并基于1P8M0.13μmCMOS工藝，采用全定制完成了版圖設(shè)計(jì)。LVDS接收電路版圖面