基于ARM Cortex-A8內核的DDR3控制器的優(yōu)化與集成.pdf

1、隨著半導體技術的發(fā)展和消費電子產(chǎn)品功能的完善，SoC產(chǎn)品的設計規(guī)模越來越大，功能也越來越復雜，對大數(shù)據(jù)流的存儲和處理提出了更高的要求。因此，存儲控制器作為微處理器和存儲器之間交換數(shù)據(jù)的橋梁和紐帶就顯得尤為重要。DDR3 SDRAM作為第三代DDR技術，廣泛的應用于各個領域，極大的滿足了各種系統(tǒng)存儲的要求。對于它的控制器的研究與應用已成為熱點。如何高效發(fā)揮存儲器芯片有效數(shù)據(jù)帶寬是決定計算機系統(tǒng)的存儲器性能的關鍵，也是影響片上系統(tǒng)整體性能的

2、重要因素。
　　論文以實際項目為背景，從一款SoC芯片設計出發(fā)，分析了AXI總線和DDR3控制器架構，并在此基礎上完成了兼容AXI總線標準的DDR3控制器接口設計，在設計過程中，該接口除了收集從主機和從機接口送過來的各種請求命令和數(shù)據(jù)之外，還需要將這些請求和數(shù)據(jù)進行重新排序、分割和轉換以適用主機和從機處理數(shù)據(jù)的要求。在設計采用了輪詢八個Bank的操作方法，將激活Bank和讀寫命令交叉進行，從而掩蓋了激活Bank所需要的時間，同時采

3、用固定周期操作方式，并在每個讀寫周期的后面啟動預充電命令，從而省去了操作前的預充電命令，優(yōu)化了讀寫方式，提高了讀寫速度和帶寬利用率。最后采用Modelsim、Design Compiler和QuartusⅡ等EDA工具對整體集成和優(yōu)化進行功能驗證、綜合和時序驗證。仿真和驗證結果表明，最終完成了DDR3控制器與AXI總線的兼容通訊，正確的實現(xiàn)了初始化和讀寫功能。
　　在當前的多媒體技術中，DDR3控制器主要應用于個人電腦上。本文的研