基于SOPC的任意波形發(fā)生器的設計.pdf_第1頁
已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、本課題設計的是基于SOPC系統(tǒng)的任意波形發(fā)生器。該波形發(fā)生器以Cyclone器件為核心,采用了直接數(shù)字頻率合成技術(DDS)。在功能上主要完成了DDS信號源任意波形的輸出,以及NOISⅡ軟核對FPGA目標硬件的控制。
　　 本系統(tǒng)的核心模塊為DDS,它是一種數(shù)字化直接頻率合成器,結構上分為累加器、波形存儲ROM、D/A數(shù)據(jù)轉換器和低通濾波器四部分。當時鐘頻率給定后,輸出信號的頻率是由頻率控制字決定的,輸出的相位是由相位控制字決定

2、的,輸出的波形由波形控制字決定。頻率累加器的位數(shù)決定了頻率分辨率,ROM的深度即存儲波形的點數(shù)決定了相位分辨率。
　　 在硬件的設計上,FPGA芯片采用AlUm公司CycloneⅠ系列的EPlC6,用集成到FPGA芯片內部的NIOSⅡ處理器為核心構建SOPC系統(tǒng),組成一個外設能靈活匹配的嵌入式系統(tǒng)。外圍電路的設計包括電源電路、AD5424模數(shù)轉換電路、串口電路、鍵盤顯示電路以及外擴SDRAM電路。其中SOPC系統(tǒng)有自定義外設的功

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論