

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、電子科技大學(xué)碩士學(xué)位論文RS碼、LDPC碼級聯(lián)編解碼器的FPGA實現(xiàn)姓名:劉釗申請學(xué)位級別:碩士專業(yè):信號與信息處理指導(dǎo)教師:田廣和20100501ABSTRACTABSTRACTErrorcontrolcodingtechniques,oneofthekeytechnologiesinmodemcommunicationstechnologyhasbeenwidelyusedindigitalcommunicationsystemsu
2、chasmobilecommunication,digitaltelevision,computerstorage,eteCascadingcodecisalwaysusedtoerrorcontrolinbadchannelconditionforitsstrongerrorcorrectionabilityTheissuewithRScodes,LDPCcodesconcatenatedcodingsystemforthestudy
3、developedthePCIinterfacebasedoncascadederrorcorrectioncodinganddecodingsysteminterfacecardThispaperfocusesonPCIinterfacedesignandcascadingimplementofRScodesandLDPCcodesbasedonFPGAIt’Sconstitutedbyinterfacecontrollermodul
4、e,RSencodinganddecodingmodules,interleaving\deintedeavingmodules,LDPCencodinganddecodingmodules,anddatacachememorymoduleImplementationwasinitiatedbYthehostsidedataafterprocessingbytheFPGAprocessormemoryandthenreadoutbYth
5、ehostsidelogicCascadeDecodingisthefocusofthisarticleBasedonthecascadeofcodingtheoryidentified、析tlltheserialinterleavercascadeprogramRSencodinganddecodingintheimplementationprocessfocusonthedecodingalgorithmforRScodes;inL
6、DPCcodeimplementationprocess,becauseofitsrelativelysimpledecodingitfocuses011thecodingalgorithmwhichemploysaquasicyclicstructurecodingLDPCcodesdesignedencoderEachmoduleisimplementedbyVerilogHDLlanguage,andhasbeenverified
7、byfunctionalsimulationTheimplementofPCIinterfaceisanotherdifficultyThispaperstudiesPCIbusandapplyPCI9054specialchiptoimplementPCIinterfacelogicalcontrollerThefunctionsanddevelopmentmethodsofPCI9054chipistheemphasisofthis
8、article,whichcontainsdesignlocalbusinterfacelogic,PCIbusinterfacefunction,anddrivers,applicationscorrespondingAttheendtestcasesdemonstratethatthisdesigncanworkwellwhenwriteandreadfromPCIinterfaceKeywords:Cascadecoding,RS
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- RS碼與LDPC碼級聯(lián)編解碼器的FPGA實現(xiàn).pdf
- 高速Turbo碼編解碼器的研究與FPGA實現(xiàn).pdf
- 剩余類數(shù)對IRA-LDPC碼編解碼器設(shè)計.pdf
- 基于ieee802.16e標(biāo)準(zhǔn)的ldpc碼的編解碼器設(shè)計與實現(xiàn)
- Reed-Solomon碼編解碼器的VLSI實現(xiàn)研究.pdf
- 光纖通訊中的前向糾錯算法研究與RS碼編解碼器的實現(xiàn).pdf
- 基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn).pdf
- 編解碼器接口
- RS與卷積級聯(lián)的編解碼FPGA實現(xiàn).pdf
- Turbo碼及RS-Turbo級聯(lián)碼的FPGA實現(xiàn).pdf
- 基于改進KEELOQ安全策略的滾動碼編解碼器VLSI設(shè)計.pdf
- 碼率兼容的QC-LDPC編解碼器硬件設(shè)計與實現(xiàn).pdf
- OCDMA編解碼器的研究.pdf
- LDPC碼實現(xiàn)及并行級聯(lián)碼研究.pdf
- 一種高速RS碼與LDPC級聯(lián)碼編碼器設(shè)計及硬件實現(xiàn).pdf
- aac音頻編解碼器相關(guān)
- 基于RTL級實現(xiàn)的ADPCM編解碼器.pdf
- Reed-Solomon編解碼器的硬件實現(xiàn).pdf
- QC-LDPC碼的優(yōu)化設(shè)計及其解碼器的硬件實現(xiàn).pdf
- RS編解碼的FPGA實現(xiàn).pdf
評論
0/150
提交評論