低相位噪聲壓控振蕩器的研究.pdf

1、振蕩器以其多種不同的功能在射頻電路領(lǐng)域有著廣泛的應(yīng)用。相位噪聲直接影響著頻率的穩(wěn)定性，位錯(cuò)率以及鎖相環(huán)中臨近頻道干涉。到目前為止，對(duì)于嚴(yán)格的相位噪聲指標(biāo)而言，電感電容調(diào)頻振蕩器是唯一可靠的實(shí)現(xiàn)方法。本文研究和比較了電感電容振蕩器的線性與非線性相位噪聲模型。介紹了一種基于振蕩器時(shí)變特性的通用理論，總結(jié)了有效地降低相位噪聲的方法?；谶@些理論以及HPADS(AdvancedDesignSystem)的仿真，分析了電感電容振蕩器中相位噪聲的主

2、要來(lái)源。采取了一些方法，有效地抑制了這些噪聲源，從而優(yōu)化了相位噪聲。作為實(shí)驗(yàn)驗(yàn)證，在TUDelftDIMES04高電阻率硅工藝上，對(duì)三個(gè)1.2GHz的電感電容振蕩器進(jìn)行了實(shí)現(xiàn)。在偏離中心頻率1MHz處，測(cè)試得到的相位噪聲為-122.17dBc/Hz。此振蕩器在3V電壓下工作，靜態(tài)電流為3.5mA。盡管電感電容振蕩器以其相位噪聲的優(yōu)勢(shì)得到了廣泛應(yīng)用，但是為了得到高品質(zhì)因素的諧振電感，通常要使用很大的芯片面積，從而增加了產(chǎn)品成本。為了解決這

3、一矛盾，提出了一個(gè)全新的利用微機(jī)械工藝，將諧振電感集成到硅片背面的方案，從而節(jié)省了芯片面積。仿真結(jié)果表明，背面集成諧振電感的振蕩器，與相對(duì)應(yīng)的正面集成的振蕩器相比，性能相似，而芯片面積減小了42％。　　作為總結(jié)，提出了一個(gè)相位噪聲基帶反饋環(huán)路。此環(huán)路可以有效降低相位噪聲而避免使用高品質(zhì)因素的諧振電感。為了證明此環(huán)路的可行性，分析了ADSEnvelope仿真器。為了支持此環(huán)路的實(shí)現(xiàn)，基于變?nèi)荻O管的非線性特性，提出了一個(gè)全新的調(diào)頻解調(diào)的