DReNoC：基于片上網(wǎng)絡(luò)的動(dòng)態(tài)可重構(gòu)計(jì)算系統(tǒng)研究與實(shí)現(xiàn).pdf

1、隨著半導(dǎo)體制造工藝和集成電路設(shè)計(jì)技術(shù)的提升，傳統(tǒng)的系統(tǒng)架構(gòu)不能滿(mǎn)足百億級(jí)芯片的設(shè)計(jì)需求。在此背景下，多核芯片方案應(yīng)運(yùn)而生，并得到了業(yè)界的認(rèn)可。其中，由通用處理器和專(zhuān)用協(xié)處理器構(gòu)成的異構(gòu)型多核芯片是多核芯片中極其重要的一個(gè)分支?？芍貥?gòu)計(jì)算技術(shù)兼具通用處理器靈活性和專(zhuān)用集成電路性能優(yōu)勢(shì)，是未來(lái)重要的協(xié)處理器設(shè)計(jì)技術(shù)之一。同時(shí)，片上網(wǎng)絡(luò)技術(shù)也被認(rèn)為是解決多核芯片片上通訊的最佳方案。本文在充分研究片上網(wǎng)絡(luò)和可重構(gòu)計(jì)算技術(shù)的基礎(chǔ)上，提出和實(shí)現(xiàn)了一

2、種面向并行計(jì)算的片上網(wǎng)絡(luò)動(dòng)態(tài)可重構(gòu)計(jì)算系統(tǒng)，完成了該系統(tǒng)的FPGA硬件原型設(shè)計(jì)工作，并通過(guò)實(shí)驗(yàn)驗(yàn)證了設(shè)計(jì)的正確性以及優(yōu)異性。
　　 論文的主要工作和結(jié)果如下：
　　 首先，提出了一種面向并行計(jì)算的系統(tǒng)，完成了FPGA原型設(shè)計(jì)，并介紹了針對(duì)該系統(tǒng)的軟硬件協(xié)同設(shè)計(jì)的流程和方法。
　　 其次，詳細(xì)介紹了可重構(gòu)計(jì)算節(jié)點(diǎn)的設(shè)計(jì)，重點(diǎn)介紹了計(jì)算過(guò)程中的配置字流和數(shù)據(jù)流的工作模式。
　　 最后，設(shè)計(jì)實(shí)驗(yàn)以驗(yàn)證設(shè)計(jì)的正確