分組密碼算法可重構電路設計和抗功耗攻擊研究.pdf

1、隨著信息技術的發(fā)展，人們對分組密碼算法電路的靈活性和高效性提出了更高要求，其可重構實現(xiàn)是一個重要研究點;同時，密碼算法電路的安全性非常重要，近年來功耗攻擊作為一種高效的攻擊手段對密碼電路提出了嚴峻挑戰(zhàn)，分組密碼算法抗功耗攻擊設計十分重要。
　　本文首先分析了分組密碼算法運算單元特性，采用粗細粒度相結合的方法設計了可重構計算單元，兼顧了靈活性和復雜性;然后根據(jù)分組密碼算法結構特點設計了互連模塊，實現(xiàn)最佳匹配;最后本文設計了可重構配置

2、總線，完成對電路的配置控制，實現(xiàn)了能夠靈活高效支持多種分組密碼算法的可重構電路。接著本文針對分組密碼算法進行了抗功耗攻擊研究，設計了動態(tài)改變密碼算法中間數(shù)據(jù)存儲位置的方法，隱藏中間數(shù)據(jù)的漢明距離，以抵抗基于漢明距離模型的功耗攻擊;設計了功耗平衡S盒方法，使得S盒輸出功耗始終相同，以抵抗基于漢明重量模型的功耗攻擊。
　　本文基于可重構分組密碼算法電路搭建了最小片上系統(tǒng)，進行了功能仿真，時序驗證和FPGA測試驗證?？芍貥嫹纸M密碼電路采

3、用SMIC0.18μm工藝實現(xiàn)，綜合后的面積為1.58mm2，工作頻率為100MHz。接著本文搭建了功耗攻擊仿真平臺，以DES算法為例，驗證了兩種抗攻擊方案可以有效的抵抗功耗攻擊?？芍貥嫹纸M密碼算法電路具有分時閑置單元和很強的靈活性，可以通過合理配置閑置單元和改變電路結構進行抗攻擊設計。本文對可重構分組密碼算法電路進行了抗攻擊方案的移植和設計，并進行了驗證。仿真結果表明，改進后可重構分組密碼算法電路實現(xiàn)的DES和AES算法，在功耗跡數(shù)量