應用于光纖通信的超高速級聯(lián)碼的研究與實現(xiàn).pdf

1、前向糾錯(Forward Error Correction，F(xiàn)EC)技術已成為提高傳輸能力的一項關鍵技術，并已廣泛應用于光纖通信系統(tǒng)中，以降低誤碼率、提高抗干擾能力、增大中繼器間的距離及增大系統(tǒng)的容量，還可用來提高系統(tǒng)的余量和降低對接收機的靈敏度的要求，從而降低系統(tǒng)的成本。
　　 隨著光纖通信系統(tǒng)向超高速、超長距離、超大容量的方向不斷地發(fā)展，迫切需要糾錯能力更強的超強糾錯碼(SFEC，Super FEC)，由RS碼(Reed-S

2、olomon codes)和BCH碼(Bose-Chaudhuri-Hochquenghemcodes)組成的級聯(lián)碼由于具有更高的編碼增益以及適中的復雜度而成為SFEC的研究熱點。目前，越來越多的OTN(Optical Transport Network)設備上都使用了SFEC技術，而多家研究機構也把高速SFEC的設計與實現(xiàn)作為光纖通信中的重要研究課題。
　　 本文主要研究了光纖通信中具有超強糾錯能力的級聯(lián)碼技術，并以組成SFE

3、C的RS碼和BCH碼的高速、低復雜度實現(xiàn)為主要研究內(nèi)容，研究方法是采用并行結(jié)構提高數(shù)據(jù)的吞吐量，用優(yōu)化的編譯碼器算法及實現(xiàn)結(jié)構來降低硬件的復雜度。
　　 在研究SFEC應用時，往往需要對整個通信鏈路進行仿真，以確定合適的SFEC碼型。因此，鏈路的有效建模十分重要。本文研究了基于行為模型的鏈路建模方法。該鏈路模型包括光纖、光電探測器、跨阻放大器、限幅放大器及時鐘和數(shù)據(jù)恢復電路，利用每一模塊的電路結(jié)構和行為特性來對其進行建模。同時還

4、研究了各種噪聲和抖動如散粒噪聲、熱噪聲、確定性抖動和隨機抖動的建模問題。由于使用了行為模型，仿真速度比普通電路模型更快，同時比解析模型更準確。
　　 傳統(tǒng)BCH和RS編碼器電路可由串行線性移位寄存器實現(xiàn)，但是這類串行編碼器無法應用在高速光纖通信中，必須使用能夠同時處理多個比特的并行編碼器。然而，現(xiàn)有的并行BCH編碼器的結(jié)構不是通用的結(jié)構，在許多實際應用條件下不能使用。本文研究了碼長不能整除并行度和并行度大于生成多項式階數(shù)情況下的

5、并行編碼器的結(jié)構設計，給出了這兩種情況下的并行編碼器電路結(jié)構。本文還提出了一種高速并行RS編碼器結(jié)構。針對并行RS編碼器反饋同路上有多個有限域乘法器，關鍵路徑過長，影響系統(tǒng)速率的問題，本文利用相似變換，將反饋邏輯變換到Frobenius標準形以減少關鍵路徑的長度；對于并行RS編碼器復雜度過高的問題，利用改進的IMA算法(Iterafive Matching Algorithm)對輸入輸出單元進行復用，以降低實現(xiàn)復雜度。
　　 為

6、了提高吞吐量，越來越多的RS譯碼器也采用并行結(jié)構，在并行RS譯碼器的三個主要模塊即伴隨式計算、關鍵方程求解和錢氏搜索中，針對并行錢氏搜索模塊的研究較多，而本文的研究重點則是并行伴隨式計算和關鍵方程求解模塊的低復雜度實現(xiàn)。
　　 對于并行伴隨式計算模塊，提出了基于移位多項式基的優(yōu)化結(jié)構。本文分別推導了并行度能整除和不能整除碼長時的表達式，并設計了相應的電路。針對并行實現(xiàn)會增加電路復雜度的問題，通過適當?shù)淖儞Q，采用移位多項式基的方法

7、，提出了改進的低復雜度并行伴隨式計算電路。該改進結(jié)構不僅降低了電路中有限域加法器的復雜度，而且通過將原有的多個小規(guī)模有限域乘法器簡化為一個較大規(guī)模的乘法器，使得乘法器的復雜度也在很大程度上得到了降低。
　　 本文還研究了低復雜度的改進歐式算法實現(xiàn)結(jié)構，利用DCME算法(Degree Computationless ModifiedEuclidean algorithrn)計算過程中多項式R(x)的階數(shù)越來越低，其對乘法器的需求不

8、斷減少；而多項式L(x)的階數(shù)越來越高，對乘法器的需求不斷增加的特點，對計算單元進行了復用，從而降低了實現(xiàn)復雜度。
　　 根據(jù)BCH碼的特點，本文對并行BCH譯碼器采用與并行RS譯碼器不同的方法進行優(yōu)化。提出了改進的并行BCH伴隨式計算單元。通過合并輸入端的常量乘法器，得到了改進的并行伴隨式結(jié)構，克服了傳統(tǒng)方法只能對局部乘法器進行優(yōu)化的缺點，實現(xiàn)了乘法器的全局優(yōu)化，有效地減少了邏輯資源。
　　 為了實現(xiàn)BCH譯碼器的解關

9、鍵方程模塊中的低復雜度IBM算法，本文利用基于標準基的Mastrovito乘法器的計算性質(zhì)，即計算分為多項式乘法和取模運算，通過對多個Masrovito乘法器的取模運算復用來降低電路的復雜度。同時，對傳統(tǒng)的并行錢氏搜索單元也進行改進，給出了用于縮短碼的并行錢氏搜索電路。
　　 最后，在高速并行BCH和RS編譯碼器優(yōu)化結(jié)構的基礎上，設計了應用于光纖通信系統(tǒng)的RS(781，765)+BCH(2040，1952)SFEC編譯碼電路。建