高速數(shù)據(jù)存儲系統(tǒng)的設計與應用.pdf

1、在現(xiàn)代雷達、無線電通信、遙測遙感等各個領域，需要處理各種大量、高速、實時性強的數(shù)據(jù)。因此，數(shù)據(jù)采集和存儲技術是數(shù)字信號處理系統(tǒng)中非常重要的運用，目前以高性能FPGA為控制核心，結合大容量SDRAM存儲器的數(shù)字系統(tǒng)成為研究的熱點。
　　 本文以Xilinx公司的Virtex_4 FPGA為處理平臺，1Gbit DDR SDRAM為存儲介質(zhì)，USB控制器實現(xiàn)數(shù)據(jù)傳輸，進行高速大容量存儲系統(tǒng)的設計，為完成復雜信號處理算法的實現(xiàn)提供了可

2、靠的支持。在對DDR SDRAM存儲結構、控制原理、接口時序進行深入理解的基礎上，利用開源化的IP核實現(xiàn)DDR控制器，通過對控制器進行模塊劃分與仿真驗證，確定了控制器邏輯功能的正確性。在實現(xiàn)DDR控制器的基礎上，進一步確立了高速數(shù)據(jù)存儲系統(tǒng)的設計要求與模塊組成，提出了基于FIFO的高速數(shù)據(jù)緩存方案和利于性能優(yōu)化的系統(tǒng)測試方案。通過ISE 10.1開發(fā)平臺和Verilog HDL設計輸入方式，對每個模塊進行了詳細的邏輯設計和分析說明，并借

3、助ModelSim仿真工具完成了各模塊以及整個系統(tǒng)的功能仿真和驗證，達到設計要求。最后利用實際硬件環(huán)境對所設計的系統(tǒng)進行測試，通過系統(tǒng)資源分析，系統(tǒng)實時性分析和實際運行結果分析，證明了所設計的高速大容量數(shù)據(jù)存儲系統(tǒng)符合應用需求，可進一步應用于信號處理算法的實現(xiàn)過程中。
　　 論文的最后在基于復雜信號處理算法實現(xiàn)的應用上，對算法中涉及的數(shù)據(jù)傳輸和關鍵的運算處理進行需求分析，提出了對兩種存儲器資源的分配與調(diào)度策略，完成了可行性論證。