基于DVB-C2標準的信道編碼設計與FPGA實現(xiàn).pdf

1、隨著數(shù)字電視技術、微電子技術和信號處理技術的發(fā)展，以及有線電視用戶業(yè)務需求的不斷提高，DVB項目組于2009年4月提出了第二代有線數(shù)字電視廣播標準(DVB-C2)。與DVB-C相比，該標準不僅支持多種輸入流和可變的編碼調制、自適應編碼調制，還能夠在有限的復雜程度下?lián)碛懈玫男阅?，以及更大的傳輸能力和靈活性。如此強大的性能是與先進的信道編碼技術分不開的。
　　 DVB-C2標準采用BCH+LDPC級聯(lián)碼作為前向糾錯碼，比特交織由校

2、驗位交織和列旋轉交織兩部分組成。LDPC碼是一種性能接近理論極限并適合高速通信系統(tǒng)的糾錯編碼，且編解碼簡單。與BCH碼級聯(lián)性能更優(yōu)異。廣泛應用于移動通信、衛(wèi)星通信、有線通信等領域。
　　 本課題以Xilinx公司的Virtex-5系列FPGA為平臺，目的是使用ISE和Modelsim設計仿真工具，完成符合DVB-C2標準的通用信道編碼器的設計和實現(xiàn)。通過研究實際應用項目和DVB-C2標準，完成了信道編碼整體結構的劃分、Veril

3、ogHDL代碼的編寫以及仿真驗證全部工作。
　　 本文首先對DVB-C2標準的發(fā)送端系統(tǒng)結構及各模塊的工作原理進行了介紹。在學習糾錯編碼和交織技術基本理論的基礎上，重點分析了DVB-C2標準中的信道編碼技術，提出了通用信道編碼器的設計和實現(xiàn)方案，并給出了部分參數(shù)下各模塊的仿真結果。
　　 本文提出了采用插空包技術來實現(xiàn)BCH編碼的數(shù)據(jù)速率調整；并通過動態(tài)重配置PLL和異步FIFO相結合的方式，完成了LDPC編碼數(shù)據(jù)速率的

4、調整。PLL的動態(tài)重配置功能使得動態(tài)重配置信道編碼參數(shù)成為了可能，真正實現(xiàn)了信道編碼器的通用性。通過分析DVB-C2標準中LDPC編碼參數(shù)特性，提出了一種符合該標準的LDPC編碼實現(xiàn)方案。該方案僅用一個FIFO、13個RAM和ROM以及適當?shù)倪壿嬰娐肪屯瓿闪薒DPC編碼，與采用乒乓操作的實現(xiàn)方案相比，節(jié)省了近一半的資源。而且根據(jù)不同的編碼參數(shù)，可適當?shù)仄帘文承㏑AM，有效降低系統(tǒng)的動態(tài)功耗。為保證數(shù)據(jù)的連續(xù)性，LDPC編碼和比特交織模塊