

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著集成電路制造工藝的不斷發(fā)展,芯片內(nèi)部能夠集成越來(lái)越多的功能。整個(gè)IC產(chǎn)品的發(fā)展經(jīng)歷了傳統(tǒng)的板上系統(tǒng)到片上系統(tǒng)(SoC:System-on-a-Chip)的過(guò)程。片上總線(OCB:On Chip Bus)技術(shù)已成為目前SoC設(shè)計(jì)的一個(gè)關(guān)鍵技術(shù)。另一方面,隨著系統(tǒng)集成度的提高,SoC設(shè)計(jì)的一個(gè)顯著發(fā)展趨勢(shì)就是朝多處理核心方向發(fā)展。這些高性能的多處理核心SoC系統(tǒng)對(duì)OCB的傳輸帶寬提出了很高的要求。如何有效地構(gòu)建多核心SoC平臺(tái)的總線互連
2、結(jié)構(gòu),成為一個(gè)具有重要意義的研究課題。
本文通過(guò)分析研究多核SoC體系架構(gòu),針對(duì)網(wǎng)絡(luò)處理器高吞吐率、實(shí)時(shí)處理的需求設(shè)計(jì)了多核網(wǎng)絡(luò)處理器(XDNP)系統(tǒng)的片上互聯(lián)總線協(xié)議,并確定了總線互聯(lián)的結(jié)構(gòu)方案。采用了分離事物總線設(shè)計(jì)原理,進(jìn)行了控制平面總線和數(shù)據(jù)平面總線兩層總線結(jié)構(gòu)設(shè)計(jì)。其中控制層面總線采用的是AMBA2.0-AHB總線協(xié)議,數(shù)據(jù)平面總線采用了專用的命令與數(shù)據(jù)分離的總線協(xié)議結(jié)構(gòu)。針對(duì)確定的方案進(jìn)行了多處理器主設(shè)備總線接
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 多核網(wǎng)絡(luò)處理器數(shù)據(jù)推拉總線協(xié)議關(guān)鍵技術(shù)與實(shí)現(xiàn).pdf
- 多核網(wǎng)絡(luò)處理器片上總線的設(shè)計(jì)與驗(yàn)證.pdf
- 基于多核網(wǎng)絡(luò)處理器的IDS的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 面向多核網(wǎng)絡(luò)處理器軟件框架的研究與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的IP轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的路由器數(shù)據(jù)轉(zhuǎn)發(fā)平面設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的流重組研究.pdf
- 多核網(wǎng)絡(luò)處理器共享存儲(chǔ)控制系統(tǒng)設(shè)計(jì)與優(yōu)化.pdf
- 多核網(wǎng)絡(luò)處理器中定制控制處理器關(guān)鍵技術(shù)研究.pdf
- 基于多核網(wǎng)絡(luò)處理器的IPv6聯(lián)動(dòng)IPS研究與設(shè)計(jì).pdf
- 多核網(wǎng)絡(luò)處理器驅(qū)動(dòng)軟件關(guān)鍵技術(shù)研究.pdf
- 基于多核網(wǎng)絡(luò)處理器的數(shù)據(jù)包分類算法研究.pdf
- 異構(gòu)多核網(wǎng)絡(luò)安全處理器硬件優(yōu)化技術(shù)研究.pdf
- 多核SOC定制控制處理器與片上總線接口設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的P2P高速流量識(shí)別系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- XDNP網(wǎng)絡(luò)處理器快速總線接口FBI設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多核網(wǎng)絡(luò)處理器軟硬件協(xié)同驗(yàn)證關(guān)鍵技術(shù)研究.pdf
- 基于網(wǎng)絡(luò)多核處理器的入侵防御系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核處理器的GMR協(xié)議棧數(shù)據(jù)鏈路層設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多核網(wǎng)絡(luò)處理器并行任務(wù)調(diào)度軟硬件關(guān)鍵技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論