基于SAT的FPGA布線技術(shù)研究.pdf_第1頁(yè)
已閱讀1頁(yè),還剩54頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、FPGA作為一種優(yōu)秀的大規(guī)模可編程邏輯器件,在電子設(shè)計(jì)以及電子產(chǎn)品等方面具有廣泛的應(yīng)用.隨著FPGA的不斷發(fā)展,其中布局布線資源的利用方式是整個(gè)系統(tǒng)性能的決定性因素.通過(guò)對(duì)布局布線算法的改進(jìn),將會(huì)提高系統(tǒng)的整體性能.本文主要研究利用布爾可滿足問(wèn)題來(lái)解決FPGA詳細(xì)布線問(wèn)題.采用這種算法,設(shè)計(jì)實(shí)現(xiàn)V-SAT系統(tǒng),完成把詳細(xì)布線問(wèn)題轉(zhuǎn)化為布爾可滿足問(wèn)題,同時(shí)集成了兩個(gè)開源系統(tǒng),VPR布局布線工具和zChaff可滿足求解器.并利用國(guó)際通用的M

2、CNC標(biāo)準(zhǔn)電路,分別對(duì)VPR和V-SAT進(jìn)行性能測(cè)試.實(shí)驗(yàn)表明:在兩種主要要素的測(cè)試上,V-SAT在整體的性能上優(yōu)于VPR.V-SAT系統(tǒng)設(shè)計(jì)中,采用的是布爾可滿足算法,通過(guò)VPR生成全局布線文件,利用zChaff進(jìn)行可滿足性問(wèn)題求解.V-SAT系統(tǒng)實(shí)現(xiàn)中,主要包括四個(gè)功能模塊:文件分離器、最少通道求解器、CNF生成器和zChaff格式生成器.通過(guò)上述功能模塊,完成了兩個(gè)主要目標(biāo):通過(guò)左邊算法求出了最小通道值、將詳細(xì)布線問(wèn)題轉(zhuǎn)換為一個(gè)布

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論