基于FPGA的關(guān)節(jié)伺服控制器容錯技術(shù)研究.pdf

1、隨著計算機技術(shù)和大規(guī)模集成電路的飛速發(fā)展，伺服控制器在提高性能的同時也增加了復雜性，給系統(tǒng)的可靠性設計帶來了新的挑戰(zhàn)。對應用于特殊環(huán)境下的控制器而言，如何在有限資源的條件下最大限度地實現(xiàn)容錯，同時又能達到所要求的性能，是我們所面臨的問題。 本論文根據(jù)六自由度機器人關(guān)節(jié)伺服控制器的可靠性要求，對其容錯技術(shù)進行了研究。首先分析了系統(tǒng)冗余結(jié)構(gòu)的基本類型，并運用馬爾科夫模型對各冗余結(jié)構(gòu)的可靠性進行了計算研究，并據(jù)此提出了一種雙機動態(tài)冗余

2、容錯的系統(tǒng)設計方案。同時，以NMR結(jié)構(gòu)解決關(guān)鍵部件造成的單點故障的問題，并設計了一種用于NMR的自重構(gòu)自校驗表決電路，在提高冗余部件利用率的同時增加了校驗機制，并避免引入外部的信號增加設計復雜度。最后，本文給出了控制器的硬件研制過程。并借助模塊化關(guān)節(jié)測試平臺對系統(tǒng)在多種故障情況下的容錯性能進行了驗證。 本系統(tǒng)采用FPGA作為中央控制器件，利用Vorilog語言將相關(guān)容錯策略以硬件電路的方式實現(xiàn)。并借助NIOSll軟核和SOPC技