多功能網(wǎng)絡(luò)測(cè)試儀設(shè)計(jì)及分組處理模塊FPGA實(shí)現(xiàn).pdf

1、隨著寬帶網(wǎng)絡(luò)設(shè)備的迅速發(fā)展,國(guó)內(nèi)對(duì)網(wǎng)絡(luò)測(cè)試設(shè)備的需求也越來(lái)越大。國(guó)外雖已經(jīng)研制出多種網(wǎng)絡(luò)測(cè)試設(shè)備,但這些測(cè)試設(shè)備價(jià)格昂貴,使用不便,而國(guó)內(nèi)的測(cè)試設(shè)備功能簡(jiǎn)單,性能較低,無(wú)法滿足國(guó)內(nèi)網(wǎng)絡(luò)設(shè)備測(cè)試的需要。因此,深入研究多功能網(wǎng)絡(luò)測(cè)試儀的硬件設(shè)計(jì)方案、GE載荷處理與HDLC分組處理等核心模塊的FPGA實(shí)現(xiàn),從而研制性價(jià)比高的多功能網(wǎng)絡(luò)測(cè)試儀,具有較大的實(shí)用價(jià)值。本文首先介紹了國(guó)內(nèi)外網(wǎng)絡(luò)測(cè)試儀研究現(xiàn)狀、背景及其意義。其次闡述了SDH技術(shù)、HDL

2、C協(xié)議和GE的基本工作原理,并對(duì)比分析了現(xiàn)有網(wǎng)絡(luò)測(cè)試儀的功能。設(shè)計(jì)了多功能網(wǎng)絡(luò)測(cè)試儀硬件平臺(tái)的總體實(shí)現(xiàn)方案,詳細(xì)討論了SDH、AAL5和測(cè)試數(shù)據(jù)處理器等芯片的硬件設(shè)計(jì)。在此基礎(chǔ)上,設(shè)計(jì)了測(cè)試儀核心部件測(cè)試數(shù)據(jù)處理器的整體方案,重點(diǎn)研究了其GE載荷處理模塊和HDLC分組處理模塊的功能和實(shí)現(xiàn)方案。在Altera公司的StratixⅡ系列FPGA平臺(tái)上,編寫(xiě)VHDL代碼實(shí)現(xiàn)了HDLC分組處理模塊各子模塊的功能,并完成整體仿真驗(yàn)證。經(jīng)過(guò)仿真與分