數(shù)字電視信源解碼SOC設(shè)計(jì)若干關(guān)鍵技術(shù)研究.pdf

1、與SOC相關(guān)的研究工作正成為國際設(shè)計(jì)自動(dòng)化領(lǐng)域的熱點(diǎn)，它的研究成果將不僅對(duì)IC的發(fā)展起積極的推動(dòng)作用，更會(huì)對(duì)整個(gè)信息產(chǎn)業(yè)產(chǎn)生深遠(yuǎn)的影響，芯片和系統(tǒng)的統(tǒng)一在未米是一個(gè)不可阻擋的大趨勢(shì)。SOC技術(shù)主要包含了三個(gè)方面的內(nèi)容：首先是系統(tǒng)設(shè)計(jì)方法，對(duì)一個(gè)復(fù)雜的高性能的SOC架構(gòu)應(yīng)該在不同的架構(gòu)模塊之間進(jìn)行較好的平衡，以便以合理的代價(jià)(面積，功耗，輸入輸出率)提供所需的功能；如何在硬件和軟件設(shè)計(jì)中取得平衡，獲得最優(yōu)的設(shè)計(jì)結(jié)果也是需要認(rèn)真探討的。其次

2、是IP核的設(shè)計(jì)和使用，IP核的生成絕非是簡(jiǎn)單的設(shè)計(jì)抽取和整理，它所涉及的設(shè)計(jì)思路、時(shí)序要求、性能要求等均需要人們重新審視己經(jīng)熟知的設(shè)計(jì)方法；IP核的使用也絕不等同于集成電路設(shè)計(jì)中的單元庫的使用，它所涉及的內(nèi)容幾乎覆蓋了集成電路設(shè)計(jì)中的所有經(jīng)典課題，包括測(cè)試、驗(yàn)證、模擬、低功耗等。第三個(gè)內(nèi)容是深亞微米集成電路設(shè)計(jì)，對(duì)于0.15um或更細(xì)線條的時(shí)候無法保證現(xiàn)在的設(shè)計(jì)思路和布局規(guī)劃和時(shí)序驅(qū)動(dòng)的方法仍然有效.深亞微米集成電路設(shè)計(jì)方法的根本性突破

3、是SOC設(shè)計(jì)方法學(xué)中最具挑戰(zhàn)性的。 本文主要研究如何將第一和第二個(gè)方面的，一些設(shè)計(jì)技術(shù)應(yīng)用于數(shù)字電視信源解碼系統(tǒng)中，對(duì)基于H.264/AVC的視頻信源解碼SOC的設(shè)計(jì)實(shí)現(xiàn)進(jìn)行研究.即有效的系統(tǒng)級(jí)設(shè)計(jì)空間搜索以及SOC平臺(tái)架構(gòu)及軟硬件協(xié)同設(shè)計(jì)方法和可重用的解碼器IP核的開發(fā)，敘述圍繞該課題的詳細(xì)內(nèi)容。 本文首先提出了一種將敏感度分析與參數(shù)關(guān)聯(lián)性相結(jié)合的SOC系統(tǒng)設(shè)計(jì)空間搜索方法，可對(duì)系統(tǒng)進(jìn)行快速準(zhǔn)確的參數(shù)設(shè)計(jì)空間的搜索，提

4、取均衡最優(yōu)解集。進(jìn)而采用基于平臺(tái)的虛擬原型設(shè)計(jì)方法對(duì)數(shù)字電視信源解碼SOC系統(tǒng)架構(gòu)進(jìn)行了合理的開發(fā)設(shè)計(jì)，權(quán)衡來自軟硬件的所有要求和條件限制，如平臺(tái)架構(gòu)的靈活性、存儲(chǔ)訪問帶寬以及有效合理的仲裁策略等要求，采用了多級(jí)系統(tǒng)總線結(jié)構(gòu)。在IP核的設(shè)計(jì)和集成時(shí)將功能計(jì)算模塊與通信模塊的設(shè)計(jì)相分離，中間用通用的封裝接口銜接的方法以增強(qiáng)IP的重用性，多個(gè)IP從模塊的通信功能可以采用共享模塊由系統(tǒng)設(shè)計(jì)者完成。最后對(duì)整個(gè)設(shè)計(jì)進(jìn)行了模塊級(jí)和系統(tǒng)級(jí)功能和時(shí)序的

5、仿真驗(yàn)證，系統(tǒng)級(jí)驗(yàn)證是在本文提出的虛擬原型機(jī)仿真環(huán)境中進(jìn)行軟硬件協(xié)同的仿真驗(yàn)證，在該環(huán)境中的仿真結(jié)果提供了更真實(shí)有效的系統(tǒng)功能和性能指標(biāo)數(shù)據(jù)。 IP核的內(nèi)部性能的好壞和功耗、面積等是否優(yōu)化直接影響到整個(gè)SOC的性能和實(shí)際應(yīng)用，因此本文對(duì)集成于信源解碼SOC平臺(tái)的視頻解碼IP核首先進(jìn)行硬件優(yōu)化設(shè)計(jì)，使之作為硬件加速器，提高整個(gè)電路的解碼性能指標(biāo)。采用高度并行和流水(Pipeline)的結(jié)構(gòu)進(jìn)行快速有效的設(shè)計(jì)。對(duì)H.264/AVC視

6、頻解碼的整體架構(gòu)就采用了基于塊、宏塊和/或幀的混合流水級(jí)設(shè)計(jì)，對(duì)其中的主要模塊在算法復(fù)雜度和計(jì)算特征分析的基礎(chǔ)上進(jìn)行硬件的優(yōu)化設(shè)計(jì)，盡可能的減小處理時(shí)延，提高實(shí)現(xiàn)效率，同時(shí)兼顧了存儲(chǔ)需求和硬件復(fù)雜度等方面。由于現(xiàn)在多種標(biāo)準(zhǔn)并存，新的標(biāo)準(zhǔn)和工具也不斷涌現(xiàn)，因此有必要考慮架構(gòu)的靈活性和兼容性，為此本文提出了一種擴(kuò)展指令集加協(xié)處理器的視頻流語法解析架構(gòu)，對(duì)熵解碼和算術(shù)解碼這些復(fù)雜度較高模塊采用硬件協(xié)處理器實(shí)現(xiàn)，在指令集中增加相應(yīng)的特殊指令。

7、 隨著多媒體標(biāo)準(zhǔn)的不斷改進(jìn)和日益增多，在消費(fèi)產(chǎn)品內(nèi)如何快速升級(jí)實(shí)現(xiàn)這些標(biāo)準(zhǔn)的兼容和互操作是產(chǎn)品獲得成功所必需的，采用多媒體可編程架構(gòu)設(shè)計(jì)的意義在于可編程處理器的靈活性，宜于實(shí)現(xiàn)多種標(biāo)準(zhǔn)的互操作和升級(jí)，因此現(xiàn)在主要的設(shè)計(jì)工作從硬件實(shí)現(xiàn)轉(zhuǎn)移劍了嵌入式軟件和整體架構(gòu)實(shí)現(xiàn)?；趯?duì)H.264/AVC視頻解碼器模塊復(fù)雜度和計(jì)算行為的分析，將部分模塊逐步抽出改由軟件實(shí)現(xiàn)，深入研究了如何利用可編程處理器的并行處理能力和高效的多媒體處理指令米優(yōu)化H