視頻信號處理芯片時序控制子系統(tǒng)的研究與實現(xiàn).pdf

1、隨著數(shù)字電視的日益普及，作為其核心部件的視頻信號處理芯片已經(jīng)成為國內(nèi)外科研機構研發(fā)的重點。視頻信號處理芯片可以完成去隔行、尺寸縮放、幀頻提升和圖像增強等功能，可以把眾多的輸入視頻格式轉換成其它的視頻格式輸出。本論文的研究課題來源于天津市科技發(fā)展計劃項目“視頻信號處理芯片的研發(fā)”，主要完成整個芯片的時序控制子系統(tǒng)的設計。 本文主要介紹了時序控制子系統(tǒng)的理論研究和設計過程。時序控制子系統(tǒng)作為協(xié)調(diào)、控制整個視頻信號處理芯片工作的核心部

2、件，分為四個子模塊：視頻格式探測模塊、主控模塊、顯示時序控制模塊和測試圖形自動生成模塊。視頻格式探測模塊對輸入的視頻格式進行探測，目前能夠支持PAL、NTSC以及另外15種VESA標準的視頻格式。主控模塊通過生成視頻芯片各個子系統(tǒng)的控制信號，控制整個芯片的工作過程，達到低功耗的設計要求?？膳渲眉軜嫷娘@示時序控制模塊可以支持16種VESA標準的顯示格式，并且對這些格式都可以完成時鐘補償、鎖相，防止時鐘偏差造成系統(tǒng)視頻數(shù)據(jù)上溢和下溢的任務。

3、而測試圖形自動生成模塊通過配置寄存器可以實時生成多達11種測試圖形，能夠?qū)ζ桨屣@示屏和視頻處理芯片算法進行檢測。另外對SOC芯片中使用較多的顯示時序控制模塊按照APB總線的標準進行了IP化的改造，大大擴展了該模塊的通用性。 本文首先討論了各個模塊設計的理論依據(jù)，然后采用至頂向下的設計方法，對各個子模塊進行了更為具體的結構劃分和設計。根據(jù)模塊的劃分完成了RTL代碼的編寫，然后采用SystemVerilog和驗證方法學的思想對各個模