基于可重構FPGA的卷積碼通訊進化電路研究.pdf

1、可重構FPGA的研究屬于EHW的研究范疇，是研究EHW的一種具體的實現(xiàn)方法。信道編碼的目的是提高信息傳輸或通信的可靠性，卷積編碼與維特比譯碼是信道編碼中的一種編譯碼方式。在第三代移動通信系統(tǒng)都將卷積碼作為實時要求較高業(yè)務的信息糾錯編碼。 本文是將可重構卷積碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標，根據(jù)它的可編程邏輯電路特點，選擇一種可編程樹的電路模型，并將它作為可重構FPGA電路的基核TA；通過對卷積糾錯碼的構造原

2、理和電路結構的研究，將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元TB；以TB作為再劃分的基本單元，對FPGA進行“格式化”，使TB規(guī)則排列在FPGA上，通過對TB的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元。在可重構基核的基礎上，將嵌套式遺傳算法的染色體串作為進化硬件描述語言，通過轉換為相應的VHDL語言描述來實現(xiàn)硬件電路；采用可編程邏輯陣列RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構糾錯碼電路的EHW的各個控制功能塊。