基于PCI總線的時(shí)間同步系統(tǒng).pdf

1、隨著現(xiàn)代社會(huì)的飛速發(fā)展,科技的進(jìn)步,精確的時(shí)間和時(shí)間同步對(duì)我們來說將越來越重要.由于我國(guó)互聯(lián)網(wǎng)普及范圍還很有限,并且許多工業(yè)站點(diǎn)、電網(wǎng)站點(diǎn)等建在比較偏僻的地方,難以實(shí)現(xiàn)網(wǎng)絡(luò)授時(shí).因此本文完成的時(shí)間同步卡是在各站點(diǎn)建立自身的校時(shí)系統(tǒng),周期性校正單臺(tái)計(jì)算機(jī)時(shí)間以達(dá)到同步,且該時(shí)間同步卡將用于課題組的原油管道泄露檢測(cè)系統(tǒng)以保證泄露點(diǎn)判斷的精度. 本文使用CPLD實(shí)現(xiàn)6PS時(shí)間信號(hào)的實(shí)時(shí)提取和處理,選用PCI總線作為時(shí)間信息的傳輸路徑,

2、周期性地用GPS接收到的準(zhǔn)確時(shí)間信息校正計(jì)算機(jī)時(shí)間.用PCIMegaCore完成了對(duì)PCI總線的控制和時(shí)間信號(hào)的傳輸工作.與其他時(shí)間同步技術(shù)相比,GPS時(shí)間同步技術(shù)非常適用于來同步各站數(shù)據(jù)的時(shí)間基準(zhǔn).本文采用了GPS的秒脈沖大大提高了時(shí)間同步的精度. 本文使用可編程邏輯器件(CPLD)作為時(shí)間同步卡的核心控制模塊,使用VHDL硬件描述語言進(jìn)行系統(tǒng)編程.其主要工作包括:(1)根據(jù)時(shí)間同步卡的功能,對(duì)板卡進(jìn)行了設(shè)計(jì)；基于信號(hào)完整性原

3、理完成了板卡的PCB設(shè)計(jì),實(shí)現(xiàn)了電路的穩(wěn)定性和低功耗；(2)對(duì)時(shí)間同步卡上的核心控制CPLD進(jìn)行了模塊劃分及使用VHDL硬件描述語言對(duì)各個(gè)模塊進(jìn)行了描述；(3)使用Altera公司的QIJARTUS5.1對(duì)各個(gè)模塊進(jìn)行了模擬仿真,各個(gè)模塊均達(dá)到了系統(tǒng)預(yù)定的功能要求.利用VHDL設(shè)計(jì)硬件系統(tǒng)與傳統(tǒng)的設(shè)計(jì)方法相比,具有設(shè)計(jì)周期短,集成度和穩(wěn)定性好,功能的修改及升級(jí)十分方便等突出優(yōu)點(diǎn).CPLD芯片性能穩(wěn)定、功耗低.(4)基于WinDriver