可編程邏輯器件加密設(shè)計(jì)與實(shí)現(xiàn).pdf

1、可編程邏輯器件既繼承了專(zhuān)用集成電路的大規(guī)模、高集成度、高可靠性的優(yōu)點(diǎn)，又克服了專(zhuān)用集成電路設(shè)計(jì)周期長(zhǎng)、投資大、靈活性差的缺點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想首選。在投入數(shù)月之久的設(shè)計(jì)工作后，最令人害怕的莫過(guò)于辛辛苦苦的設(shè)計(jì)成果失竊。因此，可編程邏輯器件的安全問(wèn)題也越來(lái)越受到人們的關(guān)注。
　　對(duì)于采用SRAM（static random access memory）工藝的可編程邏輯器件而言，要求每次上電，對(duì)可編程邏輯器件進(jìn)行重配

2、置，這就使得可以通過(guò)監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。對(duì)于Flash/Anti-Fuse工藝的可編程邏輯器件而言，通過(guò)解除芯片上的安全位，讓芯片允許讀回作業(yè)，如此竊賊就能獲得器件中的電路。為了保護(hù)知識(shí)產(chǎn)權(quán)，有的可編程邏輯器件現(xiàn)在能夠?qū)Ρ忍亓鬟M(jìn)行加密。然而，對(duì)于不具備嵌入式比特流加密手段來(lái)加密配置比特流的可編程邏輯器件而言，需要在生產(chǎn)過(guò)程中增加步驟對(duì)可編程邏輯器件中的密鑰進(jìn)行編程，因而提高了成本。對(duì)于大批量應(yīng)用，使用加密存儲(chǔ)卡的性?xún)r(jià)比會(huì)更

3、高一些。
　　本文對(duì)可編程邏輯器件存在的保密性問(wèn)題進(jìn)行深入的分析，提出使用加密存儲(chǔ)卡加入安全認(rèn)證的可編程邏輯器件加密設(shè)計(jì)方案，對(duì)現(xiàn)有的可編程邏輯器件加密設(shè)計(jì)方案進(jìn)行改進(jìn)，在簡(jiǎn)化電路、降低成本的基礎(chǔ)上，加強(qiáng)了安全性。在可編程邏輯器件中和加密存儲(chǔ)卡中的算法計(jì)算結(jié)果匹配之前，這一方案禁用可編程邏輯器件中的設(shè)計(jì)，因此，即使獲取了配置數(shù)據(jù)比特流，設(shè)計(jì)也是安全的。
　　隨機(jī)數(shù)發(fā)生器在加密系統(tǒng)的密鑰生成、加密存儲(chǔ)等很多方面有著廣泛的應(yīng)用，

4、很多加密系統(tǒng)的安全性直接依賴(lài)于產(chǎn)生的密鑰的不可預(yù)測(cè)性以及非相關(guān)性。雖然隨機(jī)數(shù)發(fā)生器有著廣泛的應(yīng)用，但產(chǎn)生真隨機(jī)數(shù)的隨機(jī)數(shù)發(fā)生器卻很少。其中與IC（Integrated Circuit）工藝兼容的隨機(jī)數(shù)生成有三種方法：放大電路噪聲、振蕩采樣和混沌電路。本文提出了一種新的基于FPGA（Filed Programmable Gate Array）時(shí)延不確定性的隨機(jī)數(shù)發(fā)生器的實(shí)現(xiàn)方案，更易于使用FPGA設(shè)計(jì)實(shí)現(xiàn)。本文提出的方案通過(guò)了美國(guó)商務(wù)部國(guó)