嵌入式SRAM的可測性設計研究.pdf

1、隨著信息技術的發(fā)展，設計越來越復雜，給ASIC芯片的生產(chǎn)帶來比較大的挑戰(zhàn)，特別是芯片的管腳逐漸增加，降低了芯片的成品率。如何盡早地發(fā)現(xiàn)芯片生產(chǎn)過程中造成的缺陷已成為一個棘手的問題，需要一種好的測試方法來解決這個問題以縮短推向市場的時間。嵌入式存儲器是SOC系統(tǒng)中集成密度最高的器件，而存儲器又是對制造過程中存在的缺陷最敏感的器件之一，各種類型的嵌人式存儲器在當前的SOC設計中被廣泛應用，占用了SOC系統(tǒng)大部分面積。為確保存儲數(shù)據(jù)的可靠性，

2、針對存儲器做迅速而高效的測試是不可或缺的，因此如何對嵌入在SOC系統(tǒng)中的存儲器進行完備的測試成為急需解決的課題。 本文的研究即是針對SOC系統(tǒng)中的嵌入式存儲器的可測性設計問題進行的，主要包括了以下幾方面的工作： 首先討論了SOC系統(tǒng)尤其是其中的嵌入式存儲器的可測性的重要性和主要的測試方法，并對這幾種測試方法的優(yōu)缺點進行比較和總結，進而得出MBIST。是當前嵌入式存儲器測試最主流最高效的方法的結論。 然后針對SOC

3、系統(tǒng)中常用的SRAM存儲器介紹了MBIST的概念，并結合SRAM結構中存在的各種故障模型討論了現(xiàn)今MBIST中應用最為廣泛的March(齊步)算法以及March算法的測試原理。在此基礎之上，本文設計了一個基于有限狀態(tài)機的可編程MBIST電路，此MBIST電路可以根據(jù)用戶的選擇實現(xiàn)多種March算法，為MBIST的移植和復用提供了靈活性。 本文在最后針對傳統(tǒng)March算法難以測試SRAM開路故障的問題提出了一種稱為：PDWTM(預