基于SOPC技術(shù)的智能同步開關(guān)研究.pdf

1、本文對目前智能同步開關(guān)的現(xiàn)狀和國內(nèi)外發(fā)展趨勢進行了分析，提出并闡述了同步開關(guān)智能化的概念，詳盡地分析了智能同步開關(guān)的工作原理。針對傳統(tǒng)開關(guān)控制裝置操動精度不高而且外圍硬件電路復(fù)雜的狀況，提出以Altera公司的FPGA為核心采用SOPC技術(shù)和軟硬件協(xié)同設(shè)計思想的基于Nios Ⅱ軟核處理器的智能同步開關(guān)實現(xiàn)方法。 在對智能同步開關(guān)系統(tǒng)算法及分合理論詳細分析的基礎(chǔ)上，討論了智能同步開關(guān)的關(guān)鍵性技術(shù)，提出了電壓電流過零檢測差值、開關(guān)動

2、作時間補償以及電參數(shù)監(jiān)控等算法。在具體的硬件設(shè)計中，對智能同步開關(guān)的Nios Ⅱ硬件平臺進行了構(gòu)建，同時完成了智能同步開關(guān)外圍硬件電路的設(shè)計，其中包括交流信號采集、環(huán)境溫度和操作電壓采集以及外部通訊等硬件電路的設(shè)計，并根據(jù)系統(tǒng)需要完成了ADC外設(shè)IP核、I<'2>C外設(shè)IP核和智能同步開關(guān)控制外設(shè)IP核的設(shè)計，同時采用Altera公司的DSPBuilder工具設(shè)計了FIR數(shù)字濾波模塊，從而大大減少了利用FPGA進行DSP系統(tǒng)設(shè)計的復(fù)雜性

3、。軟件設(shè)計方面首先闡述了NiosⅡIDE工程結(jié)構(gòu)以及硬件抽象層HAL的概念。整個系統(tǒng)軟件設(shè)計以嵌入式實時操作系統(tǒng)作為系統(tǒng)軟件平臺，在Nios Ⅱ IDE開發(fā)環(huán)境中完成各個任務(wù)模塊的劃分和軟件算法的編寫，最后分析了Nios Ⅱ CPU的中斷處理機制，對軟件程序設(shè)計和調(diào)試中應(yīng)該注意的問題進行了詳細地分析和總結(jié)。 最后對所設(shè)計的智能同步開關(guān)定制外設(shè)IP核模塊進行了仿真測試。實際結(jié)果證明本課題所研究的智能同步開關(guān)技術(shù)具有良好的實用性和可