高速數字測試模塊——信號完整性仿真及底層驅動設計.pdf

1、隨著科學技術的發(fā)展對電子測量與儀器的要求越來越高。在數據域測試中，傳統的測試方法是采用數字信號發(fā)生器提供激勵，使用邏輯分析儀采集響應數據。但邏輯分析儀是采用快速捕捉，慢速回放處理方式，難以實現實時處理，更難以實現數字信號發(fā)生器和邏輯分析儀復雜的實時聯動配合，所以現代數字測試系統中需要功能更為強大的高速數字測試儀器。本實驗室設計實現了高速數字測試模塊，該模塊是采用VXI總線結構的儀器，具備以下功能：多通道，高速度；同時具備產生激勵信號和采

2、集響應數據的能力；能夠通過編程在激勵和響應之間建立起因果聯系，使整個測試過程體現出一定的智能性，大大提高測試系統的自動化程度；具有實時比較，實時跳轉，單步，暫停，觸發(fā)等功能，使測試過程更加快速和靈活。
　　本論文根據自己在該項目中所承擔的任務，主要從以下兩方面加以陳述：
　　一、信號完整性仿真。該測試模塊較傳統數字測試儀器，芯片內部、芯片之間以及電路板間相互通信時的數據速率都有大幅度的提高。數據速率的提高導致數字信號的上升沿

3、和下降沿時間不斷縮短、脈寬變窄和周期減小，從而使數字信號在傳輸過程中出現毛刺、扭曲和擴展等畸變現象。為實現數字信號在片內、板內和板間的高速傳輸，必須解決這些畸變，這就是大家通常所說的信號完整性。本課題的任務之一是設計并實現高速數字信號在板內和板間傳輸的實驗驗證系統?？偨Y了解決反射、串擾和同步開關噪聲的方案或措施以及探討高速數字電路設計中進行信號完整性仿真分析的策略。
　　二、PowerPC底層驅動設計。論文課題在認真深入地調研了國