可重構SoC設計技術研究.pdf

1、PC市場日漸成熟，以個人信息助理為代表的“數(shù)碼消費品”終將主導半導體應用市場的下一輪增長，數(shù)碼消費品的一大特征就是頻繁地更新?lián)Q代?？芍貥婼oC結合了指令集處理器的存貯軟編程和可重構邏輯器件的硬布線編程的優(yōu)點，既具有很強的計算能力、又具有靈活的重構特點；既內涵很寬的通信協(xié)議、又有足夠的“凈空”留給用戶去應用創(chuàng)新。也就是說，基于某一個應用領域的可重構SoC架構形成后，用戶可以僅僅通過軟件編程就能達到重構特定應用功能的目的，這一特點不僅大大適

2、應了后PC時代“數(shù)碼消費品”應用市場對硅產品既要求高度復雜，又要求較低成本和快速更新上市的要求，而且還因此推動著半導體產業(yè)結構的進一步分化，催生“不搞芯片設計、專事平臺上創(chuàng)新應用”的Designless模式的涌現(xiàn)。 本論文針對/“數(shù)碼消費品”將主導未來半導體應用市場的發(fā)展趨勢，研究動態(tài)重構SoC的設計方法和實現(xiàn)技術。鑒于可重構SoC既是產業(yè)界的熱點，又是學術研究的前沿，因而論文特別在“直接影響動態(tài)重構SoC可實現(xiàn)性和系統(tǒng)成本的F

3、PGA配置數(shù)據(jù)壓縮技術”和“可重構技術與片上通信網絡(NoC)技術相結合”兩個方面做了重點研究。主要研究工作與取得的創(chuàng)新成果如下： (1)系統(tǒng)總結了業(yè)界從ASIC和FPGA兩個方向實現(xiàn)可重構SoC所取得的研究成果，并討論可重構SoC的未來發(fā)展方向。嘗試以“誰來控制重構、配置何時生成、重構粒度如何”三個問題為軸，建立了動態(tài)重構的三維分類法。提出了可涵蓋所有動態(tài)重構模式的通用DRSoC(動態(tài)重構SoC)體系結構，并初步探討其計算模型

4、和設計流程。以基于xilinx 32位軟核Microblaze的SoPC為目標平臺，研究DRSoC實現(xiàn)技術，總結兩種動態(tài)重構設計方案：“System ACE方案”和“ICAP方案”，并將兩種實現(xiàn)方案相結合，實現(xiàn)對通用DRSoC體系結構的模擬，示例其設計流程。 (2)研究FPGA配置數(shù)據(jù)的無損壓縮技術，以FPGA配置數(shù)據(jù)的“幀間數(shù)據(jù)規(guī)律性”和“幀內數(shù)據(jù)規(guī)律性”概念作為算法改進的基礎，提出了改進型LZW壓縮算法，采用 5 種通用電路

5、模塊為例，以 5 種不同規(guī)模的xilinx Virtex系列FPGA為目標器件，改進后的算法對配置數(shù)據(jù)的壓縮率在45.63﹪～67.38﹪之間，比基本LzW算法壓縮率平均提高了10﹪。在此基礎上進一步抽象出片上動態(tài)重構通用設計方法，提出了實用的工程目錄范例。該設計方法和工程目錄范例在11種實用電路模塊上進行了實驗驗證，基于“配置間規(guī)律性”的實時壓縮技術對動態(tài)重構中的部分配置數(shù)據(jù)取得了43.69﹪的壓縮效果，同時也檢驗了可重構設計方法的工