基于FPGA的以太網(wǎng)流量發(fā)生器的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、為了對慕尼黑工業(yè)大學(xué)集成系統(tǒng)教席所開發(fā)的網(wǎng)絡(luò)處理器原型平臺進行測試，需要采用一個以太網(wǎng)數(shù)據(jù)包發(fā)生器來產(chǎn)生測試激勵。由于現(xiàn)有的軟件發(fā)生器只能提供大約10Mbps-100Mbps的速率，而被測試的網(wǎng)絡(luò)處理器可以處理1Gbps的數(shù)據(jù)，故需要開發(fā)一個基于硬件的發(fā)生器。 本設(shè)計采用一種得到業(yè)界廣泛使用的以太網(wǎng)數(shù)據(jù)包捕獲文件格式-pcap格式。數(shù)據(jù)包發(fā)生器所要生成的數(shù)據(jù)包將來源于對pcap文件的提取。 除了硬件，本設(shè)計還需要一個軟件

2、來與之協(xié)同工作。軟件的功能在于對數(shù)據(jù)包進行分析與處理，將數(shù)據(jù)轉(zhuǎn)換成適合硬件的格式，然后再把它們通過PCI接口發(fā)送到FPGA開發(fā)板上的DDR SDRAM中。 完成之后，數(shù)據(jù)包就會基于存在內(nèi)存中的內(nèi)容并保持原有的時間間隔生成出來。此外，在這之前，集成系統(tǒng)教席已經(jīng)開發(fā)了一個能通過輸入一定的參數(shù)來生成數(shù)據(jù)包的發(fā)生器。為了更好地對網(wǎng)絡(luò)處理器進行測試，此種以太網(wǎng)數(shù)據(jù)包發(fā)生器也將集成到本設(shè)計中。 本設(shè)計的硬件平臺采用的是Avnet X

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論