

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、<p><b> 畢 業(yè) 論 文</b></p><p> 題 目: 方波信號發(fā)生器的設計</p><p> 姓 名: </p><p> 學 號: </p><p> 院 系: 物理與電子工
2、程學院 </p><p> 專 業(yè): 電子信息工程技術 </p><p> 年級班級: 2012級電子二班 </p><p> 指導教師: </p><p> 2015年 5 月 31 日</p><p><b> 目 錄&
3、lt;/b></p><p> 摘要 .................................................2</p><p> 引言..................................................2</p><p> 1、總體論述..............................
4、.............3</p><p> 1.1設計要求.........................................3</p><p> 1.2設計方案 ........................................3</p><p> 2、電路設計總方案..............................
5、........3</p><p> 2.1方案設計 ........................................3</p><p> 2.2芯片介紹 ........................................3</p><p> 2.3芯片引腳圖 ................................
6、......4</p><p> 2.4工作原理 .........................................4</p><p> 3、實驗設計電路原理圖...................................5</p><p> 3.1電路原理圖 ......................................
7、.5</p><p> 3.2工作狀態(tài)分析......................................6</p><p> 4、仿真運行詳細描述.....................................7</p><p> 5、硬件電路設計 ........................................8<
8、;/p><p> 5.1電路板焊接.........................................8</p><p> 5.2電路調(diào)試 ..........................................8</p><p> 6、實驗總結(jié) .............................................9
9、</p><p> 7、參考文獻.............................................10</p><p> 致謝 ...................................................11</p><p> 方波信號發(fā)生器的設計</p><p> 摘 要:有很多
10、方法可以實現(xiàn)方波的產(chǎn)生,在本次課程設計中我們使用555定時器直接產(chǎn)生方波,通過調(diào)節(jié)滑動變阻器,可以調(diào)節(jié)占空比。通過555定時器進行方波信號發(fā)生器的設計,電路簡單,成本低廉。并通過Multisim10進行電路創(chuàng)建,波形仿真。</p><p> 關鍵詞:555定時器 占空比 仿真</p><p> 摘 要:有很多方法可以實現(xiàn)方波的產(chǎn)生,在本次課程設計中我們使用555定時器直接產(chǎn)生方
11、波,通過調(diào)節(jié)滑動變阻器,可以調(diào)節(jié)占空比。通過555定時器進行方波信號發(fā)生器的設計,電路簡單,成本低廉。并通過Multisim10進行電路創(chuàng)建,波形仿真。</p><p> Abstract: there are many ways to generate square wave, in the curriculum design we use 555 timer directly produce a squar
12、e wave, by adjusting the sliding rheostat can adjust the duty ratio. Through the 555 timer, the square wave signal generator is designed, the circuit is simple and the cost is low.. And through the Multisim10 circuit cre
13、ation, waveform simulation關鍵詞:555定時器 占空比 仿真</p><p> Key words: 555 timer duty cycle simulation</p><p><b> 引言</b></p><p> 當今是科學技術及儀器設備高度智能化飛速發(fā)展的信息社會,電子技術的進步,給人們帶來了根本性
14、的轉(zhuǎn)變?,F(xiàn)代電子領域中,單片機的應用正在不斷的走向深入,這必將導致傳統(tǒng)控制與檢測技術的日益革新。單片機構成的儀器具有高可靠性、高性能價格比,在智能儀表系統(tǒng)和辦公自動化等諸多領域得以極為廣泛的應用,并走入家庭,從洗衣機、微波爐到音響汽車,處處可見其應用。因此,單片機技術開發(fā)和應用水平已逐步成為一個國家工業(yè)發(fā)展水平的標志之一。</p><p> 信號發(fā)生器作為一種常見的應用電子儀器設備,傳統(tǒng)的一般可以完全由硬件電路
15、搭接而成,如采用555振蕩電路發(fā)生正弦波、三角波和方波的電路便是可取的路徑之一,不用依靠單片機。但是這種電路存在波形質(zhì)量差,控制難,可調(diào)范圍小,電路復雜和體積大等缺點。在科學研究和生產(chǎn)實踐中,如工業(yè)過程控制,生物醫(yī)學,地震模擬機械振動等領域常常要用到低頻信號源。而借用計算機技術和DDS技術直接產(chǎn)生的各種波形頻率高,成本高。 </p><p><b> 1、總體論述</b></p>
16、;<p> 本次設計題目為占空比可調(diào)方波函數(shù)發(fā)生器硬件電路設計。</p><p><b> 1.1 設計要求</b></p><p> (1)設計一方波產(chǎn)生電路要求占空比可調(diào)</p><p> ?。?)輸出方波電壓值:3V<|Vo|<15V</p><p> ?。?)振蕩周期:2ms<
17、;T<10ms</p><p><b> 1.2 設計方案</b></p><p> 使用555定時器直接產(chǎn)生方波,通過調(diào)節(jié)滑動變阻器,可以調(diào)節(jié)占空比。電路簡單,成本低廉。并通過Multisim10進行電路創(chuàng)建,波形仿真。</p><p><b> 2、電路設計總方案</b></p><p&
18、gt;<b> 2.1方案分析</b></p><p> 分析用555定時器設計的方案:</p><p> 圖1 555時基電路的電路結(jié)構和引腳圖</p><p><b> 2.2芯片介紹</b></p><p> 555定時器是是美國Signetics公司1972年研制的用于取代機械式定
19、時器的中規(guī)模集成電路,因輸入端設計有三個5kΩ的電阻而得名。此電路后來竟風靡世界。目前,流行的產(chǎn)品主要有4個:BJT兩個:555,556(含有兩個555);CMOS兩個:7555,7556(含有兩個7555)。 555定時器可以說是模擬電路與數(shù)字電路結(jié)合的典范。兩個比較器 C1和 C2各有一個輸入端連接到三個電阻R組成的分壓器上,比較器的輸出接到RS觸發(fā)器上。此外還有輸出級和放電管。輸出級的驅(qū)動電流可達200mA?! ”容^器C1和C2
20、的參考電壓分別為UA和UB,根據(jù)C1和C2的另一個輸入端——觸發(fā)輸入和閾值輸入,可判斷出RS觸發(fā)器的輸出狀態(tài)。當復位端為低電平時,RS觸發(fā)器被強制復位。若無需復位操作,復位端應接高電平。一種應用極為廣泛的中規(guī)模集成電路,該電路使用靈活、方便,只需外接少量的阻容原件就可以構成單穩(wěn)、多諧和施密特觸發(fā)器。因而廣泛用于信號的產(chǎn)生、變換、控制和檢測。555 定時器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。</p><p>
21、;<b> 555的應用: </b></p><p> (1)構成施密特觸發(fā)器,用于TTL系統(tǒng)的接口,整形電路或脈沖鑒幅等 ;</p><p> ?。?)構成多諧振蕩器,組成信號產(chǎn)生電路; </p><p> ?。?)構成單穩(wěn)態(tài)觸發(fā)器,用于定時延時整形及一些定時開關中。 </p><p> 555應用電路采用這3種
22、方式中的1種或多種組合起來可以組成各種實用的電子電路,如定時器、分頻器、元件參數(shù)和電路檢測電路、電源交換電換電路等等。 2.3芯片引腳</p><p><b> 各引腳功能如下示:</b></p><p> 1腳:外接電源負極或接地(GND)。</p><p> 2腳:TR觸發(fā)輸入。</p><p> 3腳:輸
23、出端(OUT或Vo)。</p><p> 4腳:RD復位端,移步清零且低電平有效,當接低電平時,不管TR、TH輸入什么,電路總是輸出“0”。要想使電路正常工作,則4腳應與電源相連。</p><p> 5腳:控制電壓端CO(或VC)。若此端外接電壓,則可改變內(nèi)部兩個比較器的基準電壓,當該端不用時,應將該端串入一只0.01μF電容接地,以防引入干擾。</p><p>
24、; 6腳:TH高觸發(fā)端(閾值輸入)。</p><p><b> 7腳:放電端。</b></p><p> 8腳:外接電源VCC(VDD)。</p><p><b> 2.4工作原理</b></p><p> 555定時器的主要功能取決于比較器,比較器的輸出控制RS觸發(fā)器和放電BJT T的狀
25、態(tài)。當1腳接地,5腳未外接電壓,兩個比較器的基準電壓分別為2/3Vcc,1/3Vcc的情況下:</p><p> 當TH高觸發(fā)端加入的電平小于2/3Vcc,TL低觸發(fā)端的電平大于1/3Vcc時,比較器C1輸出高電平,比較器C2輸出高電平,基本RS觸發(fā)器R=1、S=1,觸發(fā)器狀態(tài)不變,電路亦保持原狀態(tài)不變。 </p><p> 當TH高觸發(fā)端6腳加入的電平小于2/3Vcc,TL低觸發(fā)端的
26、電平小于1/3Vcc時,比較器C1輸出高電平,比較器C2輸出低電平,基本RS觸發(fā)器置“1”,放電三極管截止,輸出端Vo為高電平。因7腳為集電極開路輸出,所以工作時應有外接上拉電阻,故7腳為高電平。 </p><p> 當從功能表的最后一行向倒數(shù)第二行變化時,電路的輸出將保持最后一行的狀態(tài),即輸出為高電平,7腳高電平。只有高觸發(fā)端和低觸發(fā)端的電平變化到倒數(shù)第三行的情況時,電路輸出的狀態(tài)才發(fā)生變化,即輸出為低電平,
27、7腳為低電平。綜合上述分析,可得555定時器功能表如下表1:</p><p> 表1 555定時器功能表</p><p> 根據(jù)555定時器的這種原理改變閾值電壓的值使之輸出高電平或低電平,就可以產(chǎn)生方波,我們再通過改變電阻的值來控制高低電平的時間就可以調(diào)占空比了。</p><p> 3、實驗設計電路原理圖</p><p><b&
28、gt; 3.1電路原理圖</b></p><p> 圖2 利用555定時器設計方波電路原理圖</p><p><b> 3.2工作狀態(tài)分析</b></p><p> 電路只要一加上電壓VDD,振蕩器便起振。剛通電時,由于C上的電壓不能突變,即2腳電位的起始電平為低電位,使555置位,3腳呈高電平。C通過、D1對其充電,充電
29、時間。壓充到閾值電平2/3 VDD時,555復位,3腳轉(zhuǎn)呈低電平,此時C通過Dl、RB、555內(nèi)部的放電管放電,放電時間。則振蕩周期為。</p><p> 設占空比為D,則,調(diào)節(jié)RP1,當其中心頭滑向最上端時,。</p><p> 當RP1中心頭滑向最下端時,</p><p> 由技術要求中振蕩周期2ms<T<10ms及得電容C的取值范圍:0.23
30、8uf~1.19uF,我們使用的是C=1uF。</p><p> 4、仿真運行詳細描述</p><p> 若沒有接可變電阻R4,接通電源后,電容C被充電,2腳電壓v上升,當v上升到()V時,觸發(fā)器被復位,同時放電BJT T導通,此時Vo為低電平,電容C通過R3和T放電,使v下降。當v下降到()V時,觸發(fā)器又被置位,Vo翻轉(zhuǎn)為高電平。電容器C放電所需的時間為t= RC ㏑2≈0.7 RC
31、,當C放電結(jié)束時,T截止,V將通過R、R向電容器C充電,v由()V上升到()V所需要的時間為t=( R+ R)C㏑2≈0.7( R+ R)C,當v上升到()V時,觸發(fā)器又發(fā)生翻轉(zhuǎn),如此周而復始,在輸出端就得到一個周期性的方波,其頻率為f=≈,這樣設計出的發(fā)生器的占空比是固定不變的,若想占空比可調(diào)則要將電路改為圖3所示的形式,電路利用D、D單向?qū)щ娞匦詫㈦娙萜鰿充、放電回路分開,再加上電位器調(diào)節(jié),便構成了占空比可調(diào)的多諧振蕩器。圖中,V通
32、過R、D向電容充電,充電時間為t≈0.7 RC,電容器C通過D、R及555中的BJT T放電,放電時間為t≈0.7RC,因而,振蕩頻率為f=≈??梢?,這種振蕩器輸出波形的占空比為q(℅)=()*100%。</p><p> 根據(jù)占空比公式可以看出調(diào)節(jié)滑動變阻器改變電阻的值就可以使占空比可調(diào)。</p><p> 可調(diào)占空比方波產(chǎn)生器的仿真運行波形及電壓表顯示圖3、圖4示:</p&g
33、t;<p> 圖3 仿真運行波形</p><p><b> 圖4 電壓表顯示</b></p><p><b> 5、硬件電路設計</b></p><p><b> 5.1電路板焊接</b></p><p> ?。?)依照原理圖將各個元器件安放在電路板上
34、并布局。</p><p> (2)進行焊接。焊接過程中要邊焊接邊檢查,防止漏焊、連焊。</p><p><b> 5.2電路調(diào)試</b></p><p> ?。?)檢查電路中各個元件是否接的可靠、大小是否合理,特別是NE555必須接正確。</p><p> (2)在一切都正常的情況下,給電路提供+12V電源,此時立
35、即觸摸NE555是否發(fā)燙,若發(fā)燙應立即斷電。</p><p> ?。?)若NE555沒有發(fā)燙,則說明NE555工作正常,這時開始實驗數(shù)據(jù)測試 。</p><p> (4)通過示波器觀察NE555輸出的方波信號。</p><p> (5)依據(jù)555定時器的工作原理調(diào)節(jié)電位器以改變閾值電壓,調(diào)節(jié)充放電的時間,實現(xiàn)在周期不變的情況下,改變占空比。</p>
36、<p> ?。?)觀察結(jié)束后,斷電。</p><p><b> 6、實驗總結(jié)</b></p><p> 通過這次設計,使我深入了解了555定時器的內(nèi)部結(jié)構及占空比設計方波的工作原理,加深了對課本理論知識的理解,鍛煉了實踐動手能力,理論知識與實踐設計相結(jié)合,培養(yǎng)了創(chuàng)新開發(fā)的思維以及團隊合作意識。</p><p> 在此次課程設計
37、中,收獲知識的同時,我還收獲了閱歷。在此過程中,我們通過查找資料,請教老師,以及不懈的努力,不僅培養(yǎng)了獨立思考、動手操作的能力,在各種其它能力上也都有了提高,比如說,學習方法,要有自己合理的見解,然后實踐出來。</p><p> 在這次課設中,我感觸最深的是,要想完成一個設計,就必須多動腦,勤動手。課設中只有一個人知道原理是遠遠不夠的,必須讓每個人都知道,否則一個人的錯誤,就有可能導致整個工作失敗。團結(jié)協(xié)作是我
38、們實習成功的一項非常重要的保證。</p><p><b> 參考文獻</b></p><p> [1] 周雪:《模擬電子技術》,西安電子科技大學出版社,2005.07,23-60.</p><p> [2] 李中發(fā):《數(shù)字電子技術》,中國水利水電出版社,2007.02,252-257.</p><p> [3]
39、李銀華:《電子線路設計指導》,航空航天大學出版社,2005.07,60-80.</p><p> [4] 周亦武,孫威娜:《放大電路指南》,科學技術出版社,2004.07,50-65.</p><p> [5] 那文鵬,王昊:《通用集成電路的選擇與使用》,人民郵政出版社,2004.07,25-40.</p><p> [6] 周仲:《國產(chǎn)集成電路應用500例》
40、,電子工業(yè)出版社,1992.07,200-215. </p><p><b> 致謝</b></p><p> 摘 要:有很多方法可以實現(xiàn)方波的產(chǎn)生,在本次課程設計中我們使用555定時器直接產(chǎn)生方波,通過調(diào)節(jié)滑動變阻器,可以調(diào)節(jié)占空比。通過555定時器進行方波信號發(fā)生器的設計,電路簡單,成本低廉。并通過Multisim10進行電路創(chuàng)建,波形仿真。</p>
41、;<p> 關鍵詞:555定時器 占空比 仿真</p><p> 經(jīng)過一個多月的課設,使我們認識到,書本上的知識往往和實際不一樣,只有經(jīng)過自己親自動手,才能最終的理解理論知識。在此,首先感謝學校給我們這個機會,還有就是感謝電子信息工程系所有指導老師,最后感謝李建國指導老師,是他讓我們的設計方案由不完整到完整,直到最后的成功。從論文選題到搜集資料,從開題報告、寫初稿到反復修改,期間經(jīng)歷了喜悅、聒噪
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 合成信號發(fā)生器設計畢業(yè)論文
- 函數(shù)信號發(fā)生器的設計【畢業(yè)論文】
- 畢業(yè)論文——正弦信號發(fā)生器
- dsp課程設計——信號發(fā)生器(方波)
- 秒信號發(fā)生器畢業(yè)論文
- 畢業(yè)論文——正弦信號發(fā)生器
- 信號發(fā)生器設計與制作畢業(yè)論文
- 簡易函數(shù)信號發(fā)生器設計【畢業(yè)論文】
- 多功能信號發(fā)生器畢業(yè)論文設計
- 簡單信號發(fā)生器畢業(yè)設計--方波-三角波-正弦波信號發(fā)生器
- 基于labview的信號發(fā)生器設計畢業(yè)論文
- 畢業(yè)論文 基于fpga的信號發(fā)生器設計
- 數(shù)字信號發(fā)生器的設計畢業(yè)論文
- 基于labview的信號發(fā)生器設計畢業(yè)論文
- 函數(shù)信號發(fā)生器的fpga設計畢業(yè)論文
- 基于dds信號發(fā)生器的設計畢業(yè)論文
- 畢業(yè)論文--基于fpga的信號發(fā)生器設計
- 多功能信號發(fā)生器的設計-畢業(yè)論文
- 畢業(yè)論文---低頻正弦信號發(fā)生器
- 基于dsp的信號發(fā)生器的設計畢業(yè)論文
評論
0/150
提交評論