基于fpga的dds數(shù)字信號(hào)源的設(shè)計(jì)開(kāi)題報(bào)告

1、<p><b>　　畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告</b></p><p>　姓名學(xué)號(hào)專業(yè)</p><p>　題目基于FPGA的DDS數(shù)字信號(hào)源設(shè)計(jì)</p><p>　1、選題背景（含國(guó)內(nèi)外相關(guān)研究綜述及評(píng)價(jià)）與意義。(1)背景：直接數(shù)字頻率合成（Direct Digital Synthesizer，簡(jiǎn)稱：DDS）技術(shù)是一種新的全數(shù)字的頻率合成原理

2、，它從相位的角度出發(fā)直接合成所需波形。這種技術(shù)由美國(guó)學(xué)者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于當(dāng)時(shí)的技術(shù)和工藝水平，DDS技術(shù)僅僅在理論上進(jìn)行了一些探討，而沒(méi)有應(yīng)用到實(shí)際中去。近30年來(lái)，隨著超大規(guī)模集成（Very Large Scale Integration,簡(jiǎn)稱：VLSI）、復(fù)雜可編程邏輯器件（Complex Programmable Logic Device,簡(jiǎn)稱：CPLD）、現(xiàn)場(chǎng)可編程門(mén)陣列

3、（Field Programmable Gate Array，簡(jiǎn)稱：FPGA）等技術(shù)的出現(xiàn)以及對(duì)DDS理論的進(jìn)一步探討，使得DDS得到了飛速的發(fā)展。由于其具有頻率轉(zhuǎn)換快、分辨率高、頻率合成范圍寬、相位噪聲低且相位可控制的優(yōu)點(diǎn)，因此，DDS技術(shù)常用于產(chǎn)生頻率快、轉(zhuǎn)換速度快、分辨率高、相位可控的信號(hào)，廣泛應(yīng)用于電子測(cè)量、調(diào)頻通信、電子對(duì)抗等領(lǐng)域。近年來(lái)，已有DDS技術(shù)的波形發(fā)生器</p><p>　2、選題研究的方法

4、與主要內(nèi)容。研究方法：直接數(shù)字式頻率合成（DDS）技術(shù)是近年來(lái)隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展而迅速發(fā)展起來(lái)的一種新的頻率合成技術(shù)。其基本原理就是將波形數(shù)據(jù)先存儲(chǔ)起來(lái)，然后在頻率控制字的作用下，通過(guò)相位累加器從存儲(chǔ)器中讀出波形數(shù)據(jù)，最后經(jīng)過(guò)數(shù)/模轉(zhuǎn)換和低通濾波后輸出頻率合成。這種頻率合成方法可以獲得高精度頻率和相位分辨率、快速頻率轉(zhuǎn)換時(shí)間和低相位噪聲的頻率信號(hào)，而且結(jié)構(gòu)簡(jiǎn)單集成度高。下圖1為利用FPGA設(shè)計(jì)DDS信號(hào)發(fā)生器的結(jié)構(gòu)框圖。

5、該系統(tǒng)可實(shí)現(xiàn)標(biāo)準(zhǔn)的方波、三角波和正弦波輸出。其中相位累加器是一個(gè)帶有累加功能的加法器，它以設(shè)定的頻率控制字作為步長(zhǎng)來(lái)進(jìn)行加法運(yùn)算，當(dāng)其和滿時(shí)清零，并進(jìn)行重新運(yùn)算，相位寄存器它主要作用是接受發(fā)送來(lái)的相位控制字?jǐn)?shù)據(jù)并進(jìn)行寄存，當(dāng)下一個(gè)時(shí)鐘到來(lái)時(shí)，輸入寄存的數(shù)據(jù)，對(duì)輸出信號(hào)的頻率和相位進(jìn)行控制。波形存儲(chǔ)器是DDS的關(guān)鍵部分，設(shè)計(jì)時(shí)首先需要對(duì)時(shí)域信號(hào)進(jìn)行采樣，將采樣的信號(hào)數(shù)據(jù)儲(chǔ)存到波形存儲(chǔ)器ROM中，每一個(gè)地址對(duì)應(yīng)一個(gè)波形點(diǎn)的數(shù)值。整個(gè)系統(tǒng)各模

6、塊實(shí)在基準(zhǔn)時(shí)鐘信號(hào)CLK的控制下協(xié)調(diào)工作的。主要內(nèi)容： FPGA是一類高集成度的可編程邏輯器件，起源于</p><p>　3、研究條件和可能存在的問(wèn)題。研究條件：本次設(shè)計(jì)要求利用FPGA設(shè)計(jì)DDS信號(hào)發(fā)生器，利用Quartus II軟件對(duì)信號(hào)發(fā)生器進(jìn)行電路設(shè)計(jì)功能仿真，并對(duì)仿真結(jié)果進(jìn)行分析?？赡艽嬖趩?wèn)題：1、基于FPGA的DDS信號(hào)器的實(shí)現(xiàn)方法有多種，在選擇比較合適的方案時(shí)，會(huì)遇到困難。解決方法是對(duì)各種實(shí)現(xiàn)方法的

7、原理進(jìn)行深入研究，對(duì)比選擇較好的實(shí)現(xiàn)方式。2、使用Quartus II軟件編譯程序的時(shí)候肯定會(huì)出現(xiàn)這樣或那樣的錯(cuò)誤，解決方法是通過(guò)查找相關(guān)書(shū)籍或請(qǐng)教老師查找程序中的語(yǔ)法錯(cuò)誤并改正錯(cuò)誤。3、在使用Quartus II軟件仿真的過(guò)程中，對(duì)某些操作可能不太熟悉，解決方法是查找相關(guān)資料，學(xué)習(xí)軟件的使用方法。4、在硬件調(diào)試過(guò)程中可能不能完全達(dá)到技術(shù)指標(biāo)，解決方法是更換些許元器件，需要反復(fù)調(diào)試。</p><p>　4、擬解決