組合邏輯電路的課程設(shè)計(jì)

1、組合邏輯電路的課程設(shè)計(jì)組合邏輯電路的課程設(shè)計(jì)1、設(shè)計(jì)一個(gè)保險(xiǎn)箱用的4位數(shù)字代碼鎖，該鎖有規(guī)定的地址代碼A、B、C、D4個(gè)輸入端和一個(gè)開(kāi)箱鑰匙孔信號(hào)E的輸入端，鎖的代碼由實(shí)驗(yàn)者自編。當(dāng)用鑰匙開(kāi)箱時(shí)，如果輸入的4個(gè)代碼正確，保險(xiǎn)箱被打開(kāi)；否則，電路將發(fā)出警報(bào)（可用發(fā)光二極管亮表示）。具體要求：1）寫出該組合邏輯電路的分析和設(shè)計(jì)方法；2）參考有關(guān)資料畫出原理圖，找出要使用的芯片；3）畫出真值表以驗(yàn)證是否真確；4）使用VerilogHDL語(yǔ)言進(jìn)

2、行仿真。2、試用十按鍵聯(lián)動(dòng)開(kāi)關(guān)，與非門和七位顯示數(shù)碼管設(shè)計(jì)一個(gè)顯示09的手動(dòng)記分控制電路。具體要求：1)闡述設(shè)計(jì)思路；2）列出真值表；3）畫出設(shè)計(jì)的邏輯圖；4）試用VerilogHDL對(duì)所畫電路進(jìn)行仿真；5）試設(shè)計(jì)兩種方案完成此項(xiàng)設(shè)計(jì)。3、使用74LS83構(gòu)成4位二進(jìn)制全加全減器。具體要求：1）列出真值表；2）畫出邏輯圖；3）用VerilogHDL進(jìn)行仿真；4、設(shè)計(jì)一個(gè)多通道數(shù)據(jù)分時(shí)傳送系統(tǒng)。提示：多通道數(shù)據(jù)分時(shí)傳送系統(tǒng)原理是，通過(guò)數(shù)據(jù)

3、選擇器將并行數(shù)據(jù)分時(shí)一一送出，再通過(guò)數(shù)據(jù)分配器(用譯碼器實(shí)現(xiàn))將接收到的串行數(shù)據(jù)分配到其各個(gè)相應(yīng)的輸出端口，從而恢復(fù)原來(lái)的并行數(shù)據(jù)數(shù)據(jù)分配器選用74154，為4～16線譯碼器，數(shù)據(jù)選擇器選用74151A，為8選1數(shù)據(jù)選擇器。具體要求：1）列出真值表；2）畫出邏輯圖；3）試用VerilogHDL進(jìn)行仿真；時(shí)序邏輯電路的課程設(shè)計(jì)時(shí)序邏輯電路的課程設(shè)計(jì)1、出租車計(jì)價(jià)器設(shè)計(jì)內(nèi)容：1）進(jìn)行需求分析，確定總體框架；2）畫出邏輯圖；3）對(duì)設(shè)計(jì)的電路進(jìn)

4、行仿真；設(shè)計(jì)要求：1)根據(jù)出租車上的速度傳感器傳來(lái)的脈沖個(gè)數(shù)和設(shè)置的里程單價(jià)來(lái)計(jì)算對(duì)應(yīng)的總價(jià)格，并將總價(jià)格通過(guò)LED實(shí)時(shí)顯示；2)起步價(jià)可以設(shè)置；3）里程單價(jià)可以設(shè)置；4）可以對(duì)總價(jià)格進(jìn)行復(fù)位，從而為下次計(jì)費(fèi)做好準(zhǔn)備；3）東、西方向黃燈閃爍，南、北方向紅燈亮，時(shí)間2S；4）東、西方向紅燈亮，南、北方向綠燈亮，南、北方向通車，時(shí)間5S；5）東、西方向紅燈亮，南、北方向紅閃爍，時(shí)間2S；6）返回2），繼續(xù)運(yùn)行；設(shè)計(jì)提示：1）一個(gè)典型的時(shí)序狀

5、態(tài)機(jī)，一共有6個(gè)大的狀態(tài)；2）黃燈閃爍可通過(guò)連續(xù)亮0.2S和滅0.2S實(shí)現(xiàn)；3）利用實(shí)驗(yàn)系統(tǒng)中1KHZ作為設(shè)計(jì)中的初始時(shí)鐘，通過(guò)分頻得到0.2S、1S和5S等時(shí)鐘信號(hào)；5、數(shù)字鐘設(shè)計(jì)內(nèi)容：1）進(jìn)行需求分析，確定總體框架。2）畫出邏輯電路圖；3)對(duì)設(shè)計(jì)電路進(jìn)行仿真；設(shè)計(jì)要求：1）6個(gè)數(shù)碼管顯示時(shí)、分、秒；2）能使電子鐘復(fù)位；3）能啟動(dòng)和停止電子鐘運(yùn)行；4）在電子鐘停止運(yùn)行狀態(tài)下，能夠修改時(shí)、分、秒的值；5）具有報(bào)時(shí)功能，整點(diǎn)時(shí)喇叭鳴叫；6