鬧鐘系統(tǒng)設計77963

1、大慶石油學院課程設計2011年3月11日課程EDA技術課程設計題目鬧鐘系統(tǒng)設計院系電子科學學院專業(yè)班級電子科學與技術學生姓名蘭士鳳學生學號070901240102指導教師一、總體設計思想一、總體設計思想1.基本原理基本原理數字鬧鐘電路的基本結構由兩個60進制計數和一個24進制計數器組成，分別對秒、分、小時進行計時，當計時到23時59分59秒時，再來一個計數脈沖，則計數器清零，重新開始計時。秒計數器的技術時鐘CLK為HZ的標準信號。當數字

2、鬧鐘處于計時狀態(tài)時，秒計數器的進位輸出信號作為分鐘計數器的計數信號，分鐘計數器的進位輸出信號又作為小時計數器的計數信號時、分、秒得計時結果通過6個數碼管來動態(tài)顯示。因此，通過模式選擇信號KEY1、KEY2控制數字鐘的工作狀態(tài)，使其分別工作于正常計時，調整分、時和設定鬧鐘分、時5個狀態(tài)。當數字鬧鐘處于計時狀態(tài)時，3個計數器允許計數，且秒、分、時計數器的計數時鐘信號分別為CLK，秒的進位，分的進位；當數字鬧鐘處于鬧鐘定時狀態(tài)時，可以設定小時

3、和分；當計時到所設定的時刻時，驅動揚聲器，持續(xù)1分鐘。2.設計框圖設計框圖系統(tǒng)框圖主要分為三部分：第一部分為精準秒脈沖產生電路，這里我們采用頻率為32.768KHz的標準晶振搭成精準的秒脈沖產生電路，為電子鐘提供精準的秒脈沖輸入。第二部分為FPGA核心控制電路，主要由型號為EP3C25E144C8N的芯片經過編程以后，向譯碼顯示電路提供控制信號。第三部分為譯碼顯示電路，由4片74LS47驅動4個7段數碼管，在核心控制電路輸出的控制信號的